[实用新型]一种用于MLC NAND Flash存储器的嵌入ECC读取电路装置有效
申请号: | 201820051423.X | 申请日: | 2018-01-12 |
公开(公告)号: | CN207742939U | 公开(公告)日: | 2018-08-17 |
发明(设计)人: | 杨燕;王滨;王海时;彭映杰;李英祥;王天宝;杜江;陈霞 | 申请(专利权)人: | 成都信息工程大学 |
主分类号: | G11C29/42 | 分类号: | G11C29/42 |
代理公司: | 成都九鼎天元知识产权代理有限公司 51214 | 代理人: | 钱成岑 |
地址: | 610225 四川省成都市双*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 读取电路 嵌入 读取操作 读出 出错 存储器可靠性 设计复杂度 译码器电路 读取状态 技术瓶颈 阵列单元 装置提供 机电路 译码 外部 纠正 | ||
1.一种用于MLC NAND Flash存储器的嵌入ECC读取电路装置,其特征在于,包括:ECC译码器电路和读取状态机电路;
所述ECC译码器电路与页缓存电路相连接,用于在读取存储器操作时,将页缓存电路存储的一页数据传送至ECC译码器进行译码,并对出错的数据纠错;
所述读取状态机电路与外围高压控制电路相连接,与存储器阵列单元电路相连接,与ECC译码器电路相连接,用于控制数据从存储器阵列单元读出至页缓存电路,并在存储器阵列单元字线提供读取电压的逻辑控制,以及经ECC译码器译码后将数据传送至IO接口电路的整体逻辑控制;
所述ECC译码器电路包括:校正子式计算电路、错误位置计算电路、钱搜索电路、缓存FIFO电路以及错误纠正电路,校正子式电路与错误位置计算电路、钱搜索电路及错误纠正电路依次连接,所述缓存FIFO电路与错误纠正电路相连接,用于在MLC NAND Flash执行从阵列读取数据时,对读取数据进行译码纠错。
2.如权利要求1所述的用于MLC NAND Flash存储器的嵌入ECC读取电路装置,其特征在于,所述缓存FIFO电路,缓存从页缓存电路传送进来的数据位和校验位,并将其传送至错误纠正电路,错误纠正电路将其与钱搜索电路的数据进行比较,纠正出错数据。
3.如权利要求1所述的用于MLC NAND Flash存储器的嵌入ECC读取电路装置,所述ECC译码器电路可对每4096比特数据纠正8比特数据。
4.如权利要求1所述的用于MLC NAND Flash存储器的嵌入ECC读取电路装置,其特征在于,所述读取状态机电路包括:LSB数据读取控制模块、MSB数据读取控制模块、读取控制状态机电路、读取验证电路,
所述LSB数据读取控制模块产生第一读取控制信号传送至读取控制状态机电路,产生LSB逻辑控制信号,控制MLC NAND Flash存储器的LSB数据的读取操作;
所述MSB数据读取控制模块产生第二读取控制信号传送至读取控制状态机电路,产生逻MSB辑控制信号,控制MLC NAND Flash存储器的MSB数据的读取操作;
所述读取控制状态机电路连接至读取验证电路,用于接收由LSB数据读取控制模块、MSB数据读取控制模块传送的逻辑控制信号,并按照读取控制状态机的上一个状态,确定读取控制状态机电路的下一个状态,所述读取控制状态机电路由数字电路制成;
所述读取验证电路连接至I/O接口,用于接收读取控制状态机电路传送过来的逻辑状态,验证所读取到的数据的正确性,并最终传输到I/O接口。
5.如权利要求1所述的用于MLC NAND Flash存储器的嵌入ECC读取电路装置,其特征在于,所述ECC译码器电路和所述读取状态机电路均采用集成电路制成。
6.如权利要求1所述的用于MLC NAND Flash存储器的嵌入ECC读取电路装置,其特征在于,所述ECC译码器电路和所述读取状态机电路均采用数字电路制成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都信息工程大学,未经成都信息工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201820051423.X/1.html,转载请声明来源钻瓜专利网。