[实用新型]一种DDS信号发生器

说明书

本实用新型涉及一种DDS信号发生器，包括：相位累加器，相位寄存器，第一只读存储器，第二只读存储器，减法器，乘法器以及加法器，相位累加器将累加后的频率控制字发送给相位寄存器，由相位寄存器根据输出的相位值在第一只读存储器和第二只读存储器中分别查找第一波形数据以及第二波形数据，减法器计算得到第二波形数据与第一波形数据的差值并发送至乘法器，由乘法器将所述差值与相位寄存器中的相位值相乘并将结果进行右移得到小数值，加法器将所述小数值与第一波形数据相加得到波形输出数据。通过本实用新型的信号发生器在不增加成本，降低硬件设计难度的情况下有效的保证了波形的质量，使波形数据每个时钟周期输出的数据都是变化的。

技术领域

本实用新型属于信号发生器领域，具体涉及一种DDS信号发生器。

背景技术

目前，DDS类信号发生器都采用最基本的DDS方式产生的，如图1所示，其中频率控制字Freq_word是由外设处理器根据用户需求频率计算所得，相位累加器1用来对频率控制字Freq_word进行累加，相位寄存器2用来缓存累加的相位值，只读存储器(ROM)3内存储有所需波形数据数字化后的波形数据，一般为周期性的波形数据，且为一个周期的波形数据。只读存储器3的查询地址是相位寄存器2高截位的相位值。

由于FPGA内部的资源限制，一般相位寄存器2到只读存储器3的数据为10到16位。如果采用的是14位的数据，即ROM的深度为16K的情况下，假如需求频率低于Fsample/16384，ROM中的波形数据会存在一个点被多次连续读取的情况；而且在这种需求频率较低的情况下，对外围滤波要求较高，否则波形会形成阶梯状的波形输出，从而使波形不能满足指标需求。

实用新型内容

针对上述问题，本实用新型的目的是提供一种DDS信号发生器，用以解决现有技术中在需求频率较低的情况下，波形数据会存在一个点被多次连续读取的情况。

为实现上述目的，本实用新型采取以下技术方案：

本实用新型中的一种DDS信号发生器，包括：相位累加器，相位寄存器，第一只读存储器，第二只读存储器，减法器，乘法器以及加法器，所述相位累加器将累加后的频率控制字发送给所述相位寄存器，由所述相位寄存器根据输出的相位值在第一只读存储器和第二只读存储器中分别查找第一波形数据以及第二波形数据，所述减法器计算得到第二波形数据与第一波形数据的差值并发送至所述乘法器，由所述乘法器将所述差值与所述相位寄存器中的相位值相乘并将结果进行右移得到小数值，所述加法器将所述小数值与所述第一波形数据相加得到波形输出数据。

上述DDS信号发生器，优选的，所述信号发生器还包括：数模转换器以及滤波器，所述波形输出数据经过数模转换器以及滤波器后输出。

上述DDS信号发生器，优选的，所述第一只读存储器以及第二只读存储器采用硬件存储器的双端口只读存储器。

上述DDS信号发生器，优选的，所述第二只读存储器比所述第一只读存储器地址值大一。

上述DDS信号发生器，优选的，所述第一只读存储器以及第二只读存储器的地址值是所述相位值的高位。

上述DDS信号发生器，优选的，所述乘法器将第一波形数据以及第二波形数据的差值与所述相位寄存器中的相位值的小数部分相乘。

上述DDS信号发生器，优选的，所述第二波形数据与第一波形数据的差值是带符号的差值。

上述DDS信号发生器，优选的，所述第一只读存储器以及第二只读存储器存储相同的值。

上述DDS信号发生器，优选的，所述波形输出数据是带符号的数据。

本实用新型的DDS信号发生器主要是解决了DDS在为了节省资源的情况下，解决了需求频率较低时，波形是非连续的，存在梯形输出的问题，从而降低外围滤波器的设计难度，提高波形质量。

附图说明