[实用新型]基于FPGA的打印机芯控制系统

权利要求书

1.一种基于FPGA的打印机芯控制系统，包括MCU单元，其特征在于：所述MCU单元通过FPGA单元连接打印控制接口；

所述FPGA单元内设有打印数据缓存处理模块、打印命令缓存处理模块，所述MCU单元分别提供CLK时钟信号，所述CLK时钟信号通过PLL倍频模块连接打印数据缓存处理模块、打印命令缓存处理模块；所述打印数据缓存处理模块通过SSC总线连接SSC接口、通过数据链路连接所述打印控制接口，所述打印数据缓存处理模块还通过数据通信总线连接EBI总线接口，所述MCU单元分别通过SSC接口连接所述SSC总线、通过EBI总线接口连接所述数据通信总线，所述MCU单元通过所述SSC总线为所述FPGA单元提供时钟和同步信号；

所述打印命令缓存处理模块通过命令通信总线连接EBI总线接口、通过命令链路连接所述打印控制接口，所述MCU单元通过EBI总线接口连接命令通信总线，所述FPGA单元将所述MCU单元传送的命令数据转换为打印机芯识别的串行总线协议，并配置打印机芯；所述FPGA单元将所述打印机芯传送的信息传送给所述MCU单元解析。

2.如权利要求1所述的基于FPGA的打印机芯控制系统，其特征在于：所述打印数据缓存处理模块包括与CLK时钟信号连接的分频器、与所述分频器连接的多路选择器，所述MCU单元提供所述CLK时钟信号，所述EBI总线接口通过DPI频率选择寄存器连接所述多路选择器，所述多路选择器输出采样时钟反馈给所述MCU单元；

所述打印数据缓存处理模块还包括同步脉冲发生模块、与线同步信号连接的分选隔离逻辑模块，所述打印控制接口提供所述线同步信号，所述EBI总线接口通过同步脉冲寄存器连接所述同步脉冲发生模块，所述分选隔离逻辑模块连接所述同步脉冲发生模块，所述采样时钟连接所述同步脉冲发生模块，所述同步脉冲发生模块输出线同步信号反馈给所述MCU单元。

3.如权利要求2所述的基于FPGA的打印机芯控制系统，其特征在于：所述同步脉冲寄存器包括同步脉冲开始寄存器、同步脉冲结束寄存器和同步脉冲线长寄存器。

4.如权利要求1、2或3所述的基于FPGA的打印机芯控制系统，其特征在于：所述打印数据缓存处理模块还包括打印数据信号连接的LVDS转换模块，所述MCU单元提供打印数据信号，所述LVDS转换模块输出LVDS信号至所述打印控制接口；LVDS转换模块负责将MCU单元输入的数据信号转换为LVDS格式供打印控制接口连接的打印机芯读取。

5.如权利要求1所述的基于FPGA的打印机芯控制系统，其特征在于：所述打印命令缓存处理模块包括与CLK时钟信号连接的分频器、与所述分频器连接的第一时钟后处理模块，所述第一时钟后处理模块产生逻辑时钟后连接第二时钟后处理模块，所述第二时钟后处理模块输出同步时钟至所述打印控制接口；

所述打印命令缓存处理模块还包括并串转换模块、串并转换模块、双路分离模块，所述MCU单元输出的命令数据通过所述EBI总线接口连接所述并串转换模块后连接所述双路分离模块，所述双路分离模块通过数据线连接所述打印控制接口；所述打印控制接口反馈的反馈数据通过所述双路分离模块连接所述串并转换模块后，由所述EBI总线接口反馈至所述MCU单元。

6.如权利要求5所述的基于FPGA的打印机芯控制系统，其特征在于：所述并串转换模块包括缓存处理模块、与所述缓存处理模块连接的数据锁存模块、受所述缓存处理模块位移使能的移位寄存器，所述数据锁存模块的输出端连接所述移位寄存器，所述移位寄存器的输出端连接所述双路分离模块；

所述EBI总线接口通过写数据有效寄存器连接所述缓存处理模块、通过写数据寄存器连接所述数据锁存模块；

所述逻辑时钟分别连接所述缓存处理模块、所述移位寄存器。