[实用新型]一种超低相噪点频源的链路结构

说明书

本实用新型公开了一种超低相噪点频源的链路结构，在锁相环路中，鉴相器(FPD)的参考信号通过小数分频器(Fractional Divider)产生，CRO射频信号反馈入鉴相器的回路中插入一个作用类似于“谐波混频器”(Harmonic Mixer)的锁相结构。有效结合直接频率合成与数字频率合成方式的优点，提出一种混合频率合成方式。解决了用户对所需频率不是参考频率的整数倍的超低相位噪声的频率源的需求。

技术领域

本实用新型属于射频微波技术领域，涉及一种超低相噪点频源的链路结构，该点频源可以为AD/DA提供时钟，变频模块提供点频本振。

背景技术

射频微波领域，点频源常常被用来为AD/DA提供时钟，也可以为变频模块提供本振。频率源是影响系统的性能关键器件之一。其中，相位噪声和杂散指标是频率源最重要两个指标，因此低相位噪声和低杂散往往会引起设计者重点关注。

一般低相位噪声指标，往往采用直接频率合成的方法；低杂散指标，同时需要采用滤波器进行滤波。

由于点频源频率并不是参考频率的整数倍，因此采用直接模拟倍频，或者取样锁相（SPLL）的方法并不能直接实现。

实用新型内容

本实用专利，旨在设计一个低相位噪声，低杂散的点频源，以满足当前用户对超低相位噪声的需求。

为实现上述目的，本实用新型提供如下技术方案：

一种超低相噪点频源的链路结构，包括

OCXO，产生超低相噪参考信号；

功分器，将OCXO产生的超低相噪参考信号分为两路参考信号；

低通滤波器Ⅰ，为谐波混频器提供一定功率的取样本振信号；

射频放大器Ⅰ，将功分器分出的其中一路参考信号放大后提供给低通滤波器Ⅰ；

小数分频器，功分器分出的另一路参考信号经过小数分频器配置后输出产生锁相环路的参考信号；

低通滤波器Ⅱ，锁相环路的参考信号经过低通滤波器Ⅱ滤波后提供给数字鉴相器作为参考；

数字鉴相器，用于信号相位比较，产生驱动信号，且数字鉴相器(FPD)的参考信号通过小数分频器产生，射频馈入信号通过下变频产生，这两种频率都是低频，而且环路的倍频比例低，因而大大降低数字鉴相器(FPD)的相位噪声。从而确保CRO信号的近端相位噪声好。

低通环路滤波器，对数字鉴相器产生的信号进行滤波；

CRO,产生射频信号；

射频放大器Ⅱ，CRO产生的射频信号经射频放大器Ⅱ放大后进入定向耦合器；

定向耦合器，射频信号经过定向耦合器的直通端输出的同时，通过定向耦合器的耦合端输出进入射频放大器Ⅲ；

射频放大器Ⅲ，将定向耦合器的耦合端输出的射频信号放大后进入谐波混频器的射频端口；

谐波混频器，产生低频信号；

低通滤波器Ⅲ，谐波混频器产生的低频信号经低通滤波器Ⅲ滤波后进入射频放大器Ⅳ；

射频放大器Ⅳ，经过射频放大器Ⅳ放大后的低频信号进入数字鉴相器，此时，低频信号与由低通滤波器Ⅱ提供给数字鉴相器的参考信号进行相位对比，从而产生驱动信号，通过低通环路滤波器滤波后调谐CRO，构成一个完整的负反馈锁相环路，从而锁定所需信号。

同时，射频放大器Ⅲ的反向隔离以及定向耦合器的隔离度都会保证低杂散指标。