[实用新型]一种过压保护电路

说明书

本实用新型涉及一种过压保护电路，其包括：连接在电压输入端与地之间的电阻分压采样路径，以及连接在所述电阻分压采样路径的电压采样点的电压比较器，其还包括：与所述电阻分压采样路径并联的电容分压采样路径，其电压采样点与所述电阻分压采样路径的电压采样点为同一节点，且该电容分压采样路径的电压采样系数与所述电阻分压采样路径的电压采样系数相同。本实用新型能够在输入电压以较短时间(如几个纳秒)上升到过压阈值时，快速建立起采样电压的分压电位，且能够准确建立分压大小，减小采样尖峰，由此消除了提前误触发过压保护的可能。本实用新型电路结构简单，且容易在集成电路中实现。

技术领域

本实用新型涉及集成电路设计，尤其涉及一种快速、稳定的过压保护(OVP)电路。

背景技术

在集成电路工作中，由于内部集成器件耐压值的有限，需要有过压保护(OVP)电路对内部器件进行保护。特别是当输入或者输出电压在短时间内(如几纳秒)出现过压时，OVP电路需要快速响应才能够有效的保护到电路内部器件，避免出现器件击穿等无法恢复的损坏。

图1示出了传统的过压保护电路，其包括：分压电阻R1、R2、R3以及具有迟滞特性的快速电压比较器COMP，该电路的工作原理如下：采用分压电阻R1、R2、R3把高输入电压VIN转换为较低的采样电压VS，然后把采样电压VS输入到比较器COMP的正端，与比较器COMP负端的基准参考电压VREF比较之后，比较器COMP输出过压保护控制信号OVP。

如图2所示，由于集成电路内部电阻器件到地之间存在着分布式的寄生电容C1、C2、C3，这些寄生电容会导致采样电压VS与输入电压VIN之间存在波形的差异(如图3所示)，此种差异导致过压保护控制信号OVP的输出逻辑变化与输入电压VIN过压之间存在时间延迟Td，时间延迟Td的存在使得OVP电路很难快速响应输入电压VIN的变化。

鉴于上述情况，专利CN104979804B提出的方案是通过增加耦合电容的方法来减小分布式寄生电容产生的滞后，但是该方案对耦合电容的大小较为敏感，且无法准确建立耦合的电压大小，容易产生大的采样尖峰，增大提前触发OVP的可能性。

实用新型内容

为了解决上述现有技术存在的问题，本实用新型旨在提供一种过压保护电路，以避免提前误触发过压保护的风险。

本实用新型所述的一种过压保护电路，其包括：连接在电压输入端与地之间的电阻分压采样路径，以及连接在所述电阻分压采样路径的电压采样点的电压比较器，所述电路还包括：与所述电阻分压采样路径并联的电容分压采样路径，其电压采样点与所述电阻分压采样路径的电压采样点为同一节点，且该电容分压采样路径的电压采样系数与所述电阻分压采样路径的电压采样系数相同。

在上述过压保护电路中，所述电阻分压采样路径包括：依次串联在电压输入端与地之间的第一分压电阻、第二分压电阻和第三分压电阻，所述电压比较器的正端连接在所述第二分压电阻和第三分压电阻之间。

在上述过压保护电路中，所述电容分压采样路径包括：依次串联在电压输入端与地之间的第一耦合分压电容和第二耦合分压电容，所述电压比较器的正端连接在所述第一耦合分压电容和第二耦合分压电容之间。

在上述过压保护电路中，所述电压比较器的正端连接至所述电阻分压采样路径和所述电容分压采样路径的电压采样点，其负端接收基准参考电压，其输出端输出过压保护控制信号。

在上述过压保护电路中，所述电压比较器为具有迟滞特性的快速电压比较器。

由于采用了上述的技术解决方案，本实用新型通过增设电容分压采样路径，从而能够在输入电压以较短时间(如几个纳秒)上升到过压阈值时，快速建立起采样电压的分压电位，且能够准确建立分压大小，减小采样尖峰，由此消除了提前误触发过压保护的可能。本实用新型电路结构简单，且容易在集成电路中实现。

附图说明