[实用新型]基于PCIE总线扩展IO口的控制装置

说明书

基于PCIE总线扩展IO口的控制装置，包括PCIE总线电路，总线转换控制电路，并口控制电路，数据存储电路；其中，PCIE总线电路的输出端接总线转换控制电路的输入端；数据存储电路的输出端接总线转换控制电路的输入端；总线转换控制电路的输出端接数据存储电路的输入端；总线转换控制电路的输出端接并口控制电路的输入端。基于PCIE总线扩展IO口的控制装置具有扩展IO数目多，电路简单，通信速率高的优点。

技术领域

本实用新型涉及接口控制电路或装置技术领域，尤其涉及到基于PCIE总线扩展IO口的控制装置。

背景技术

PCI Express是一种通用的总线，旨在解决现今系统数据传输的瓶颈问题，并且为未来的周边产品性能提升作好充分的准备，PCI Express采用串行互联方式，每个设备都可以单独的享用带宽，以点对点的形式进行数据传输，提高了传输速率，而且也为更高的频率提升创造了条件。

并口是做为一种常用的接口，它具有传输的数据位数多；传输的速度快；能并行同时传送；控制过程简单，仅仅需要读写，复位信号控制下就能完成外设的访问等，并口已广泛使用的接口，已在微控制器，DSP，处理器，以及计算机中广泛使用。然而，在实际的使用中，并口作为常用的外设，常常会出现并口数目不足的。

发明内容

本实用新型所要解决的技术问题在于克服并口使用中出现的数目少，及与外设通信速率不足，提供了基于PCIE总线扩展IO口的控制装置。基于PCIE总线扩展IO口的控制装置具有扩展IO数目多，电路简单，通信速率高的优点。

解决上述问题采用的技术方案是：

本实用新型利用集成电路U1(CH367L)，进行PCIE接口的数据收发，从连接器J3接收PCIE接口的数据，并将接收的数据发送到集成电路U2(82C55A)，U3的数据端口，或接收集成电路U2(82C55A)，U3数据信号，并将数据信号输出到连接器J3；利用集成电路U4(AT25F512)，U5(AT24C02)进行PCIE接口配置数据的处理；利用集成电路U2(82C55A)，U3进行并口数据的输入及输出处理，双向数据从连接器J1～J2，J4～J7输入输出。

附图说明

图1是本实用新型电气原理方框图。

图2是图1中PCIE总线电路，总线转换控制电路，并口控制电路，数据存储电路的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明。

实施例1

在图1中，本实用新型一种并口读写SPI接口的控制装置是由PCIE总线电路，总线转换控制电路，并口控制电路，数据存储电路的连接构成，其中，PCIE总线电路的输出端接总线转换控制电路的输入端；数据存储电路的输出端接总线转换控制电路的输入端；总线转换控制电路的输出端接数据存储电路的输入端；总线转换控制电路的输出端接并口控制电路的输入端。

在图2中，本实用新型PCIE总线电路是由连接器J3，电容C1，电容C2，电容C3连接构成，其中，连接器J3接PCIE总线信号，连接器J3的引脚1，2，34，35接12V，连接器J3的引脚8，10，27，28接3V，连接器J3的引脚4，7，25，33，13，16，1819，22接地，连接器J3的引脚17接连接器J3的引脚36，连接器J3的引脚30接连接器J3的引脚31，连接器J3的引脚26接电容C1的一端，电容C1的另一端接地，连接器J3的引脚21接电容C2的一端，电容C2的另一端接集成电路U1的引脚12，连接器J3的引脚20接电容C3的一端，电容C3的另一端接集成电路U1的引脚13，其中，集成电路U1型号为CH367。