[实用新型]半导体晶片收纳容器的打包用缓冲体

说明书

本实用新型提供能够防止将半导体晶片的收纳容器包装的袋破损的打包用缓冲体。一种当将用有柔性的袋（4）包装的收纳半导体晶片（W）的箱形的收纳容器（3）打包在打包箱（5）中时、与由袋包装的状态的收纳容器的上表面、打包箱的上板（51）的内表面和打包箱的侧板（52）的内表面分别接触并被夹装到其之间的第1缓冲体（1），具有与打包箱的上板的内表面接触的第1面（11）、作为第1面的背侧且与由袋包装的状态的收纳容器的上表面接触的第2面（12）和与打包箱的侧板的内表面接触的第3面（13）；在第2面上形成在包括袋的状态下嵌合于收纳容器的矩形状的上表面部的第1凹部（121），在第1凹部的四角的每一个上形成朝向外侧的凹陷部（122）。

技术领域

本实用新型涉及半导体晶片收纳容器的打包用缓冲体。

背景技术

在将由半导体晶片的生产工厂生产的半导体晶片向设备生产工厂等输送的情况下，将多片晶片放入到晶片容器中，将该晶片容器进而放入到波纹板箱等中来输送。在此情况下，在晶片的收纳容器与波纹板箱之间设置打包用缓冲体，以使得半导体晶片不会因输送中的冲击而受到不良影响。

作为这种缓冲体，已知有以下这样的晶片容器的缓冲体，该晶片容器的缓冲体是当将收纳着多片半导体晶片的晶片容器收纳在外装箱内时、配置在外装箱与晶片容器之间的上下的1组发泡树脂制的缓冲体，在这1组发泡树脂制缓冲体的基底部上以突出状设置在外装箱内与外装箱的底及顶棚抵接的缓冲突起，将该缓冲突起形成为封闭的环状，并在1组发泡树脂制缓冲体的基底部上设置支承晶片容器的突起部，将缓冲突起以其中心线位于突起部的中心线上的方式配置（专利文献1）。

专利文献1：日本特许第4193472号公报。

然而，在将上述以往技术所示的晶片容器收纳到外装箱中的情况下，为了防止晶片容器的带电及维持晶片的清洁性，有将晶片容器用层叠了铝箔和树脂膜的层压袋包装、在该状态下收纳到外装箱中的情况。这种层压袋相对于晶片容器不密接，而是具有某种程度的余量地包装。因此，缓冲体的嵌入凹部的尺寸被设定为考虑到层压袋的厚度的尺寸。

但是，由于晶片容器是箱形，所以如果要将缓冲体勉强地嵌入，则有应力集中在层压袋的四角的剩余部分处、层压袋损伤或破裂的问题。相反，如果为了防止层压袋的剩余部分的损伤或破裂而将缓冲体的嵌入凹部整体的尺寸设为考虑到层压袋的厚度量和剩余部分的较宽的尺寸，则发生晶片容器不能被坚固地保持的其它问题。

实用新型内容

本实用新型要解决的课题是提供一种能够防止将半导体晶片的收纳容器包装的袋的破损的打包用缓冲体。

本实用新型借助下述半导体晶片收纳容器的打包用缓冲体来解决上述课题，该半导体晶片收纳容器的打包用缓冲体是当将用有柔性的袋包装的收纳半导体晶片的箱形的收纳容器打包在打包箱中时、被配置到由前述袋包装的状态的收纳容器与前述打包箱之间的缓冲体，其中，

具备第1缓冲体，所述第1缓冲体与由前述袋包装的状态的收纳容器的上表面、前述打包箱的上板的内表面和前述打包箱的侧板的内表面分别接触，被夹装在由前述袋包装的状态的收纳容器的上表面、前述打包箱的上板的内表面和前述打包箱的侧板的内表面之间；

前述第1缓冲体具有与前述打包箱的上板的内表面接触的第1面、作为前述第1面的背侧且与由前述袋包装的状态的收纳容器的上表面接触的第2面和与前述打包箱的侧板的内表面接触的第3面；

在前述第2面上，形成有在包括前述袋的状态下嵌合于前述收纳容器的矩形状的上表面部的第1凹部；

在前述第1凹部的四角的每一个上，形成有朝向外侧的凹陷部。

在本实用新型中，更优选的是，在包括前述凹陷部的前述第1凹部的四角的规定范围中形成有倒角部。

在本实用新型中，更优选的是，前述打包箱的上板由外折翼和一对内折翼构成，前述一对内折翼的折翼方向的合计长度形成为比前述外折翼的棱边的长度短；