[实用新型]基于RS232接口的双口数据存储器写控制电路

权利要求书

1.基于RS232接口的双口数据存储器写控制电路，其特征在于它具有：按键电路、串口接收控制电路、延时控制电路、双口数据存储器写控制电路；其中，按键电路的输出端接串口接收控制电路的输入端；串口接收控制电路的输出端接延时控制电路的输入端；延时控制电路的输出端接双口数据存储器写控制电路的输入端；串口接收控制电路的输出端接双口数据存储器写控制电路的输入端。

2.根据权利要求1所述的基于RS232接口的双口数据存储器写控制电路，其特征在于所述的串口接收控制电路，是由集成电路U2，连接器J3，电阻R18，电容C1，有源晶振Y1连接构成，其中，集成电路U2的型号为TL16C451，C1的引脚1接R18的引脚1，接2的引脚39；J3的引脚2接U2的引脚26；J3的引脚3接U2的引脚41；U2的引脚4接Y1的引脚3；C1的引脚2，J3的引脚1，U2的引脚2，U2的引脚5，U2的引脚6，U2的引脚7，U2的引脚8，U2的引脚9，U2的引脚13，U2的引脚22，U2的引脚27，U2的引脚32，U2的引脚42，U2的引脚43，U2的引脚54，U2的引脚61，U2的引脚62，Y1的引脚2接地；R18的引脚2，U2的引脚3，U2的引脚23，U2的引脚38，U2的引脚40，U2的引脚64，Y1的引脚4接5V。

3.根据权利要求1所述的基于RS232接口的双口数据存储器写控制电路，其特征在于所述的双口数据存储器写控制电路，是由连接器J1，J2，电阻R1～R16，集成电路U3，U1连接构成，其中，集成电路U3的型号为CD4040B，J1的引脚1接R2的引脚1；J1的引脚2接R3的引脚1；J1的引脚3接R5的引脚1；J1的引脚4接R6的引脚1；J1的引脚5接R7的引脚1；J1的引脚6接R8的引脚1；J1的引脚7接R9的引脚1；J1的引脚8接R10的引脚1；J1的引脚9接R11的引脚1；J1的引脚10接R12的引脚1；J1的引脚11接R13的引脚1；J1的引脚12接R14的引脚1；J1的引脚13接R15的引脚1；J1的引脚14接R16的引脚1；J2的引脚1接U1的引脚47；J2的引脚2接U1的引脚46；J2的引脚3接U1的引脚43；J2的引脚4接U1的引脚42；J2的引脚5接U1的引脚41；J2的引脚6接U1的引脚40；J2的引脚7接U1的引脚39；J2的引脚8接U1的引脚38；J2的引脚9接U1的引脚37；J2的引脚10接U1的引脚36；J2的引脚11接U1的引脚35；J2的引脚12 接U1的引脚34；J2的引脚13接U1的引脚33；J2的引脚14接U1的引脚44；J2的引脚15接U1的引脚32；J2的引脚16接U1的引脚31；J2的引脚17接U1的引脚30；J2的引脚18接U1的引脚29；J2的引脚19接U1的引脚28；J2的引脚20接U1的引脚27；J2的引脚21接U1的引脚26；J2的引脚22接U1的引脚25；R1的引脚1接U1的引脚3；R4的引脚1接U1的引脚45；R14的引脚2接U1的引脚1；R16的引脚2接U3的引脚10；U1的引脚4接U3的引脚15；U1的引脚6接U3的引脚9；U1的引脚7接U3的引脚7；U1的引脚8接U3的引脚6；U1的引脚9接U3的引脚5；U1的引脚10接U3的引脚3；U1的引脚11接U3的引脚2；U1的引脚12接U3的引脚4；U1的引脚13接U3的引脚13；U1的引脚14接U3的引脚12；U1的引脚15接U3的引脚14；R2的引脚2接U1的引脚16；R3的引脚2接U1的引脚17；R5的引脚2接U1的引脚18；R6的引脚2接U1的引脚19；R7的引脚2接U1的引脚20；R8的引脚2接U1的引脚21；R9的引脚2接U1的引脚22；R10的引脚2接U1的引脚23；U1的引脚48接U3的引脚16；R1的引脚2,R4的引脚2,U1的引脚5接3V；U1的引脚2接U3的引脚8，接U3的引脚11；J1的引脚15，J1的引脚16，J2的引脚23，J2的引脚24，U1的引脚24接地。