[实用新型]击穿式电熔丝结构、半导体器件有效
申请号: | 201820474795.3 | 申请日: | 2018-04-04 |
公开(公告)号: | CN208111436U | 公开(公告)日: | 2018-11-16 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L23/525 | 分类号: | H01L23/525;H01L27/24 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 击穿 电熔丝结构 绝缘材料层 半导体器件 编程电压 源区 电流流通通道 本实用新型 边界缺陷 隔离结构 源区边界 | ||
1.一种击穿式电熔丝结构,其特征在于,包括:
一衬底,所述衬底中形成有一隔离结构,所述隔离结构围绕出一有源区在所述衬底中,所述隔离结构覆盖所述有源区的侧面;
一绝缘材料层,形成在所述衬底上,所述绝缘材料层覆盖所述有源区的顶面并延伸覆盖所述隔离结构在所述有源区周边的区域,并且所述绝缘材料层对应所述有源区的区域中定义有一击穿区,所述击穿区的边界位于所述有源区的区域范围内而未与所述隔离结构的边界接壤,所述绝缘材料层在所述击穿区内具有一电熔丝击穿厚度,所述电熔丝击穿厚度小于所述绝缘材料层在所述击穿区外的周边厚度,用于在编程过程中被击穿;以及,
一导电材料层,形成在所述绝缘材料层上并覆盖所述绝缘材料层的所述击穿区;其中,所述有源区还具有不与所述导电材料层重迭覆盖的接触区。
2.如权利要求1所述的击穿式电熔丝结构,其特征在于,所述绝缘材料层包括隔离层和被所述隔离层包围的熔丝氧化层,所述熔丝氧化层的厚度小于所述隔离层的厚度,所述熔丝氧化层的边界对应在所述有源区的区域范围内而未与所述隔离结构的边界接壤,所述隔离层与所述熔丝氧化层连接并从所述有源区延伸至所述隔离结构,以使所述绝缘材料层对应所述熔丝氧化层的区域构成所述击穿区。
3.如权利要求1所述的击穿式电熔丝结构,其特征在于,从所述击穿区的边界至所述有源区的边界的距离大于等于4nm。
4.如权利要求2所述的击穿式电熔丝结构,其特征在于,所述导电材料层覆盖所述绝缘材料层的所述熔丝氧化层并延伸覆盖所述隔离层。
5.如权利要求2所述的击穿式电熔丝结构,其特征在于,所述导电材料层部分覆盖所述有源区并延伸覆盖所述隔离结构,以使所述导电材料层和所述有源区之间具有一交叠区域,所述交叠区域的周边高度是由所述绝缘材料层的所述隔离层的厚度所界定,并且所述绝缘材料层的所述熔丝氧化层的边界位于所述交叠区域的区域范围内。
6.如权利要求2所述的击穿式电熔丝结构,其特征在于,所述绝缘材料层的所述隔离层的厚度大于3nm,所述绝缘材料层的所述熔丝氧化层的厚度小于等于3nm。
7.如权利要求2所述的击穿式电熔丝结构,其特征在于,在所述隔离层与所述熔丝氧化层的连接处,所述隔离层的端部和所述熔丝氧化层的端部为相互堆叠连接,以使所述隔离层在所述衬底表面的投影和所述熔丝氧化层在所述衬底表面的投影部分重叠。
8.如权利要求1所述的击穿式电熔丝结构,其特征在于,所述有源区具有一宽部和一与所述宽部连接的窄部,所述导电材料层覆盖所述窄部中远离所述宽部的部分。
9.如权利要求1~8任一项所述的击穿式电熔丝结构,其特征在于,所述击穿式电熔丝结构的编程过程中,在所述导电材料层和所述有源区之间所施加的编程电压的波动范围小于等于0.2V。
10.一种半导体器件,其特征在于,包括权利要求1所述的击穿式电熔丝结构。
11.如权利要求10所述的半导体器件,其特征在于,所述半导器件为存储器。
12.如权利要求11所述的半导体器件,其特征在于,所述存储器包括存储单元,所述击穿式电熔丝结构构成所述存储单元的一部分。
13.如权利要求11所述的半导体器件,其特征在于,所述存储器包括存储单元,所述击穿式电熔丝结构与所述存储单元电性连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201820474795.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有芯片座的导线架结构
- 下一篇:混合印刷电路板