[实用新型]对FPGA配置数据进行升级的电路

说明书

本实用新型提供了一种对FPGA配置数据进行升级的电路，包括：一个封装体，其内部包含有至少一个存储器单元，以及一个控制器单元，所述控制器单元连接到存储器单元，包括JTAG处理电路、存储器控制电路、配置控制电路、存储器控制切换电路、版本切换控制电路、重注数据接收与传输电路。由于对电路中控制单元结构的改进，只需要将FPGA以及本电路芯片配合使用，即可完成FPGA的配码重注和配码版本切换，无需额外的元器件，减少了系统的硬件开销。

技术领域

本实用新型涉及FPGA(Field Programmable Gate Array，现场可编程门阵列)领域，尤其涉及一种对FPGA配置数据进行升级的电路。

背景技术

由于其优良的灵活性和通用性，FPGA在航天装备、小卫星等领域获得日益广泛的应用。其中，使用最为广泛的是SRAM(Static Random Access Memory，静态随机存储器)型FPGA，即在FPGA芯片内部使用SRAM 阵列来储存FPGA的配置码流(bitstream、configuration bitstream，简称配码)信息，该配置信息定义了FPGA的芯片功能。

由于SRAM是易失型存储器，SRAM型FPGA在掉电后就会丢失其全部配置信息，因此，在实际的FPGA应用系统中，一般将FPGA配码存储在另外的EEPROM、PROM或其他非易失存储器中，上述存储器统称为配置存储器(Configuration Memory、Configuration PROM)。每次系统上电后，配置存储器中存储的配码数据被读取至FPGA中，这一读取配码的过程称为FPGA的加载或者配置(Configuration)。配置完成后，FPGA 即开始执行用户所定义的功能。

在典型的FPGA应用系统中，一般使用专用的PROM存储器芯片对 FPGA进行加载配置，PROM芯片本身具备JTAG接口，可以从上位机通过JTAG下载线对PROM进行读写擦等操作，这一过程称为在系统编程 (ISP，In-System Programming)。从上位机经ISP链路完成对PROM中数据的更新之后，对系统下电并重新上电，上电后FPGA会自动读取PROM 中的数据，完成自身的初始化，PROM与FPGA配合完成FPGA的上电配置加载。在系统开发调试期间，用户能够十分方便地修改PROM中的数据、更新FPGA的配码，进而更新FPGA的功能。然而，对于航天及卫星应用而言，此种应用方式也有明显的弊端：

1、卫星装配完成、整星合盖之后，对PROM中的数据进行修改就变得十分困难、甚至不可能；如果出于任务需求而一定要在整星合盖后对 PROM中的数据进行修改更新，则常常需要预留JTAG连接线以及相应的接口，这会使系统开发变得更加复杂；

2、卫星发射升空后，就无法再对PROM中的数据进行更新，这意味着FPGA只能固定地加载已经固化在PROM中的配码，无法对FPGA的功能进行更新升级换代。

为了克服上述缺陷，领域内的工程技术人员已经进行了大量的相关工作；围绕着FPGA的配码升级这一主题，有研究人员通过采用基板管理控制器作为控制器单元来更新Flash存储器中存储的FPGA配置文件，从而进行FPGA配置更，但该方案需要使用更多的电路单元，这会增加电路系统的重量、增加系统复杂度；并且该方法不能同时支持多个版本配码，每更新一次Flash存储器中的数据，FPGA只能获得一个新配码；还有技术人员采用FPGA和2个配置单元，FPGA芯片对配置单元的状态保持器、电子开关进行控制，从上位机或远端设备接收配置数据并将配置数据写入存储器中，但该方案需要2个配置单元，电路复杂度高，占用更多电路板面积，系统重量更大；并且2个配置单元只能保存2个版本的设计配码，不支持更多版本的配码。

实用新型内容

(一)要解决的技术问题

本实用新型提供了一种对FPGA配置数据进行升级的电路，以至少部分解决以上所提出的技术问题。

(二)技术方案