[实用新型]一种地铁指纹付费装置

权利要求书

1.一种地铁指纹付费装置，其特征在于：包括指纹识别模块、数据传输模块、数据存储模块和控制模块；其中指纹识别模块包含进站闸机指纹识别模块和出站闸机指纹识别模块，进站闸机指纹识别模块和出站闸机指纹识别模块分别与数据传输模块连接，数据传输模块与控制模块相连，控制模块与数据存储模块连接；进站闸机和出站闸机上均设有显示屏、蜂鸣器和红外传感器，三者均与控制模块相连；

所述数据存储模块包括价格信息、指纹信息、身份证信息和银行卡信息，指纹信息、身份证信息和银行卡信息三者一一对应；

所述进站闸机指纹识别模块用于检测进站行人的指纹信息并通过数据传输模块传输至控制模块，再与数据存储模块中的指纹信息进行匹配，匹配成功则进站闸机打开同时获取进站号；

所述出站闸机指纹识别模块用于检测出站行人的指纹信息并通过数据传输模块传输至控制模块，再通过数据存储模块查询到与该指纹相关的银行卡信息，获取出站号后查询到对应的费用并从银行卡自动扣费，则出站闸机打开放行。

2.根据权利要求1所述的地铁指纹付费装置，其特征在于：所述蜂鸣器用于提示行人指纹识别是否成功以及银行卡扣费是否成功；所述红外传感器用于感应行人是否通过通道。

3.根据权利要求1所述地铁指纹付费装置，其特征在于：所述指纹识别模块包括芯片MBF200、芯片MAX232、芯片OM-20、跳线焊盘Header、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电容C8、电容C9、电容C10、电容C11；

其中芯片MBF200的VDDA1管脚接VDD；VSSA1管脚连接电容C1后一端与等势体连接，另一端与VDD连接；芯片MBF200的ISET管脚与电阻R1连接，电阻R1的另一端与电容C2连接，AIN管脚与电阻R2连接，电阻R2的另一端与电容C2连接，FSET管脚与电阻R3连接，电阻R3的另一端与电容C2连接，电容C2的另一端与指纹器连接，将检测到的指纹信息传到芯片MBF200中；电容C3一端与芯片MBF200的VSSA2管脚连接，另一端与VDDA2连接，VSSA2管脚与等势体连接，VDDA2管脚与VDD连接；芯片MBF200的TEST管脚接地；芯片MBF200的VSS1管脚接地，VDD1管脚与电阻R4串联后再与VDD连接，电容C4一端与VSS1管脚连接，另一端与VDD1连接；芯片MBF200的VSS3管脚、MODE1管脚一端接地，另一端与电容C6连接，VDD3管脚、MODE0管脚一端与VDD连接，另一端与电容C6连接；芯片MBF200的MISO管脚、MOSI管脚、S/C/S管脚、SCLK管脚与跳线焊盘Header的MISO、MOSI、S/C/S、SCLK四个端口相连接，芯片MBF200的SCLK管脚与电阻R5串联后接VDD；电容C5的一端接芯片MBF200的VDD2管脚，另一端接VSS2管脚，电容C5一端接VDD，另一端接地；芯片MBF200的W/R管脚与控制模块中的芯片SPCE061A的INT管脚连接；芯片SPCE061A的IOB10管脚与芯片MAX232的T2IN管脚连接，芯片SPCE061A的IOB7管脚与芯片MAX232的R2OUT连接；芯片MAX232的GND管脚一端接地，另一端与电容C7串联后连接V+管脚；芯片MAX232的VCC管脚接VCC；电容C9的一端接芯片MAX232的C1+管脚，另一端接芯片MAX232的C1-管脚；电容C10的一端接芯片MAX232的C2+管脚，另一端接芯片MAX232的C2-管脚；芯片MAX232的V-管脚与电容C11串联后接地；芯片MAX232的T2OUT管脚与芯片OM-20的RIN管脚连接，芯片MAX232的R2IN管脚与芯片OM-20的ROUT管脚连接。

4.根据权利要求1所述的地铁指纹付费装置，其特征在于：所述数据传输模块包括芯片MC55、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C12、电容C13、电容C14、电容C15、三极管Q1、三极管Q2、三极管Q3、三极管Q4、三极管Q5、二极管DS；

其中芯片MC55的VCC管脚与电容C12串联后再与电阻R6连接；芯片MC55的CLK管脚与电容C13串联后再与电阻R6连接；芯片MC55的CIO管脚与电容C14串联后再与电阻R6连接；芯片MC55的CRST管脚与电容C15串联后再与电阻R6连接；芯片MC55的CGND管脚与电阻R6连接；电阻R6的另一端接VCC；电阻R7一端接VCC，另一端接芯片MC55的TXD0管脚，电阻R8一端接芯片MC55的TXD0管脚，另一端接控制模块中的芯片SPCE061A的TXD2管脚；电阻R9的一端接芯片MC55的RXD0管脚，另一端接三极管Q1的基极，三极管Q1的发射极接VCC，三极管Q2与电阻R11串联后再与电阻R10并联，再接三极管Q1的集电极，三极管Q2的发射极接VCC，电阻R11的另一端接芯片SPCE061A的RXD2管脚；芯片MC55的RING0管脚与芯片SPCE061A的INT管脚连接；三极管Q5集电极接芯片MC55的IGT管脚，发射极接VCC，基极接电阻R15，电阻R15的另一端接芯片SPCE061A的T2管脚；三极管Q4的集电极接芯片MC55的EMERG管脚，发射极接VCC，基极接电阻R14，电阻R14的另一端接芯片SPCE061A的T2EX管脚；电阻R12一端接芯片MC55的SYNC管脚，另一端接三极管Q3的基极，三极管Q3的发射极接VCC，集电极接二极管DS，二极管DS的另一端接电阻R13，电阻R13另一端接VCC。