[实用新型]一种PET成像电子学

权利要求书

1.一种PET成像电子学，其特征在于，包括第一连接器、第二连接器、模拟ASIC芯片和FPGA；其中，第一连接器、第二连接器分别用于接入PET成像系统的前端探测器多路模拟信号；所述第一连接器、所述第二连接器的输出端分别与所述模拟ASIC芯片连接；所述模拟ASIC芯片与所述FPGA连接；所述模拟ASIC芯片用于对输入的多路模拟信号进行处理，并将获得的多路输入信号的电荷信息和时间信息发送给所述FPGA。

2.如权利要求1所述的PET成像电子学，其特征在于，所述模拟ASIC芯片为Petiroc2a芯片。

3.如权利要求1或2所述的PET成像电子学，其特征在于，所述第一连接器、所述第二连接器均为LSHM-DV系列高密度信号连接器。

4.如权利要求3所述的PET成像电子学，其特征在于，所述第一连接器、所述第二连接器分别用于接入PET成像系统的前端探测器16路模拟信号。

5.如权利要求3所述的PET成像电子学，其特征在于，还包括一与所述模拟ASIC芯片连接的第一信号测试区、一与所述模拟ASIC芯片连接的第二信号测试区，所述第一信号测试区、第二信号测试区分别用于测试并监测所述模拟ASIC芯片的内部设定信号的状态。

6.如权利要求3所述的PET成像电子学，其特征在于，还包括一与所述模拟ASIC芯片连接的低压差线性稳压器，用于为所述模拟ASIC芯片供电。

7.如权利要求3所述的PET成像电子学，其特征在于，还包括一与所述FPGA连接的测试LED灯显示区，用于监测所述FPGA的内部设定关键信号的状态。

8.如权利要求3所述的PET成像电子学，其特征在于，还包括一与所述FPGA连接的测试信号接口，用于测试所述FPGA的内部设定关键信号。

9.如权利要求3所述的PET成像电子学，其特征在于，还包括一与所述FPGA连接的数据存储模块，用于存储FPGA逻辑代码；还包括一与所述FPGA连接的网络模块，用于所述FPGA与PET成像系统的图像处理子系统数据传输；还包括一与所述FPGA连接的时钟模块，用于提供FPGA工作时钟。