[实用新型]脉宽限制保护电路

说明书

本实用新型涉及一种脉宽限制保护电路，设置在主芯片MCU及开关电路之间，包括光耦U1、三极管VT1、电阻R2、电阻R3、或非门U2、电阻R4、电阻R5、二极管D1、电容C1、电阻R5、或非门U3、电阻R6、电阻R7、三极管VT2及二极管D2。本实用新型通过在主芯片MCU及开关电路之间设置脉宽限制保护电路，增加了抗干扰能力，在控制电路异常时，能够有效保护控制电路及用户设备，保证了安全性。

技术领域：

本实用新型涉及IGBT驱动电路，尤其涉及一种脉宽限制保护电路。

背景技术：

目前开关电路里的开关元件大多有芯片通过光耦隔离驱动，在高压大电流的应用场合，往往存在诸多干扰因素，影响信号的正常传输，有时由于控制电路本身故障导致驱动信号长时间有效，这样开关电路里的开关元件长时间导通，引起电路故障，烧毁电路，甚至烧毁设备。

实用新型内容：

本实用新型的目的是针对现有技术的缺陷，提供一种脉宽限制保护电路，能够限制脉宽，保护开关电路及元件。

本实用新型是通过如下技术方案实现的：一种脉宽限制保护电路，设置在主芯片MCU及开关电路之间，包括光耦U1、三极管VT1、电阻R2、电阻R3、或非门U2、电阻R4、电阻R5、二极管D1、电容C1、电阻R5、或非门U3、电阻R6、电阻R7、三极管VT2及二极管D2，所述光耦U1的输入端与主芯片MCU连接，光耦U1的输出的一端与三极管VT1的集电极相连，光耦U1输出的另一端与电阻R2的一端相连，电阻R2的另一端与三极管VT1的基极相连，三极管VT1的发射极与电阻R3、或非门U2的输入端、电阻R5、二极管D1相连，电阻R3的另一端与电阻R4、电容C1相连接地，电阻R4的另一端与或非门U2的另一输入端相连，电容C1的另一端与二极管D1、电阻R5、或非门U3的输入端相连，或非门U2的输出端与或非门U3的另一输入端相连，或非门U3的输出端与电阻R6相连，电阻R6的另一端与三极管VT2的基极相连，三极管VT2的发射极与电阻R7相连，电阻R7的另一端与二极管D2的阳极相连，二极管D2的阴极与开关电路相连。

作为优选，所述三极管为NPN三极管。

作为优选，所述主芯片MCU与光耦U1之间连接有电阻R1。

本实用新型的有益效果是：本实用新型通过在主芯片MCU及开关电路之间设置脉宽限制保护电路，增加了抗干扰能力，在控制电路异常时，能够有效保护控制电路及用户设备，保证了安全性。

附图说明

图1为本实用新型脉宽限制保护电路的结构示意图。

具体实施方式：

下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易被本领域人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

如图1所示，一种脉宽限制保护电路，设置在主芯片MCU及开关电路之间，包括光耦U1、NPN三极管VT1、电阻R2、电阻R3、或非门U2、电阻R4、电阻R5、二极管D1、电容C1、电阻R5、或非门U3、电阻R6、电阻R7、NPN三极管VT2及二极管D2，所述光耦U1的输入端与主芯片MCU通过电阻R1连接，光耦U1的输出的一端与NPN三极管VT1的集电极相连，光耦U1输出的另一端与电阻R2的一端相连，电阻R2的另一端与NPN三极管VT1的基极相连，NPN三极管VT1的发射极与电阻R3、或非门U2的输入端、电阻R5、二极管D1相连，电阻R3的另一端与电阻R4、电容C1相连接地，电阻R4的另一端与或非门U2的另一输入端相连，电容C1的另一端与二极管D1、电阻R5、或非门U3的输入端相连，或非门U2的输出端与或非门U3的另一输入端相连，或非门U3的输出端与电阻R6相连，电阻R6的另一端与NPN三极管VT2的基极相连，NPN三极管VT2的发射极与电阻R7相连，电阻R7的另一端与二极管D2的阳极相连，二极管D2的阴极与开关电路相连。