[实用新型]锁相环启动电路

权利要求书

1.一种锁相环启动电路，包括或非门（101）、第一与非门（102）、第二与非门107、自加计数器（103）、第一反相器（104）、第二反相器（105）、第三反相器（106）、第四反相器（108）、第五反相器（109）、传输门（110）、第一晶体管（MN1）、第二晶体管（MN2）、第三晶体管MN3、第四晶体管（MN4）、第五晶体管（MN5）、第六晶体管（MP1）、第七晶体管（MP2）和第八晶体管（MP3），其特征在于：所述或非门（101）的一个输入端接自加计数器（103）的Q输出端，另一个输入端接锁相环启动电路（201）的输入端CLKN，输出端接自加计数器（103）的CK输入端；所述第一与非门（102）的一个输入端接自加计数器（103）的QN输出端，另一个输入端接锁相环启动电路（201）的输入端CLKP，输出端接自加计数器（103）的CN输入端；所述自加计数器（103）的Q输出端还接第一反相器（104）和第三反相器（106）的输入端及锁相环启动电路（201）的输出端LOOP-ST，RESET输入端接锁相环启动电路（201）的输入端RESET；所述第一反相器（104）的输出端接第二反相器（105）的输入端和第二晶体管（MN2）的栅端；所述第二反相器（105）的输出端接第五晶体管（MN5）和第七晶体管（MP2）的栅端；所述第三反相器（106）的输出端接与第二与非门（107）的一个输入端；所述第二与非门（107）的另一个输入端接锁相环启动电路（201）的输入端RESET，输出端接第四反相器（108）的输入端；所述第四反相器（108）的输出端接第八晶体管（MP3）的栅端；所述第五反相器（109）的输入端接锁相环启动电路（201）的输入端RESET、第一晶体管（MN1）的栅端和传输门（110）的一个控制端，输出端接传输门（110）的另一个控制端、第六晶体管（MP1）和第四晶体管（MN4）的栅端；所述第二晶体管（MN2）、第七晶体管（MP2）源端相连，接第八晶体管（MP3）、第五晶体管（MN5）的漏端及第六晶体管（MP1）、第一晶体管（MN1）的源端，所述第二晶体管（MN2）、第七晶体管（MP2）漏端相连，接锁相环启动电路（201）的输出端V1；所述第五晶体管（MN5）的源端接地；所述第八晶体管（MP3）源端接电源Vdd；所述第六晶体管（MP1）、第一晶体管（MN1）漏端相连，接第三晶体管（MN3）的漏端和传输门（110）的输入端；所述第四晶体管（MN4）的漏端接传输门（110）的输出端和第三晶体管（MN3）的源端；所述第四晶体管（MN4）和第三晶体管（MN3）源端接地。

2.根据权利要求1所述的锁相环启动电路，其特征在于：所述自加计数器（103）包括至少三个D触发器，其中第一个D触发器的输入端CK、CN分别作为自加计数器（103）的输入端CK、CN，最后一个D触发器的输出端Q、QN分别作为自加计数器（103）的输出端Q、QN，位于中间的D触发器，其输入端CK、CN接前一个D触发器的输出端Q、QN。

3.根据权利要求1所述的锁相环启动电路，其特征在于：所述第一晶体管（MN1）、第二晶体管（MN2）、第三晶体管（MN3）、第四晶体管（MN4）、第五晶体管（MN5）是N型晶体管。

4.根据权利要求1所述的锁相环启动电路，其特征在于：所述第六晶体管（MP1）、第七晶体管（MP2）和第八晶体管（MP3）是P型晶体管。

5.根据权利要求1所述的锁相环启动电路，其特征在于：所述第一反相器（104）、第二反相器（105）、第三反相器（106）、第四反相器（108）、第五反相器（109）为TTL非门电路。