[实用新型]一种能够减小EMI的时钟扩频电路有效
| 申请号： | 201820874954.9 | 申请日： | 2018-06-07 |
| 公开（公告）号： | CN208046590U | 公开（公告）日： | 2018-11-02 |
| 发明（设计）人： | 吴文明 | 申请（专利权）人： | 深圳市比创达电子科技有限公司;吴文明 |
| 主分类号： | H03L7/093 | 分类号： | H03L7/093 |
| 代理公司： | 昆明合众智信知识产权事务所 53113 | 代理人： | 张玺 |
| 地址： | 518000 广东省深圳市龙*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 支路 扩频调制器 减小 扩频电路 输出时钟 整形电路 鉴相器 输入端 输入整形电路 本实用新型 压控振荡器 输出端 分出 调制 输出时钟信号 设计规范 分频器 抖动 | ||
1.一种能够减小EMI的时钟扩频电路，包含输入整形电路(1)、鉴相器(2)、压控振荡器(4)以及输出时钟整形电路(5)，其特征在于：还包含用于对输入信号的频率进行调制、使调制后的信号在所需要的频率附近抖动的扩频调制器(3)；
所述输入整形电路(1)的输出端分出两个支路，其中一支路通过所述鉴相器(2)连接所述扩频调制器(3)的输入端，另一支路直接连接所述扩频调制器(3)的另一输入端；所述扩频调制器(3)的输出端连接压控振荡器(4)的输入端，压控振荡器(4)的输出端连接所述输出时钟整形电路(5)；所述输出时钟整形电路(5)的输出端分出两个支路，其中一支路输出时钟信号，另一支路通过分频器(6)连接所述鉴相器(2)的另一输入端。
2.根据权利要求1所述的能够减小EMI的时钟扩频电路，其特征在于：所述鉴相器(2)依次包含主电路(22)以及低通滤波器(21)，所述低通滤波器(21)直接连接至所述扩频调制器(3)的输出端；所述扩频调制器(3)包含可根据所述输入整形电路(1)输出的时钟信号产生两路互补的逻辑输出信号的调制逻辑模块(31)，还包含连接扩频调制器(3)的输出端的第二正电流源(I3)与第二负电流源(I4)，第二正电流源(I3)与第二负电流源(I4)分别由调制逻辑模块(31)产生的两路互补的逻辑输出信号使能。
3.根据权利要求2所述的能够减小EMI的时钟扩频电路，其特征在于：所述扩频调制器(3)还包含第三开关(SW3)以及第四开关(SW4)；第二正电流源(I3)的负极以及第二负电流源(I4)的正极分别连接所述扩频调制器(3)的输出端，且两者与扩频调制器(3)的输出端之间分别设置有第三开关(SW3)以及第四开关(SW4)，第三开关(SW3)与第四开关(SW4)的通断分别由调制逻辑模块(31)产生的两路输出信号使能。
4.根据权利要求2所述的能够减小EMI的时钟扩频电路，其特征在于：所述低通滤波器(21)包含第一电容(C1)、第二电容(C2)以及电阻(R2)；所述第一电容(C1)的一端接地，另一端连接所述主电路(22)的输出端；所述第二电容(C2)的一端接地，另一端通过电阻(R2)所述连接所述主电路(22)的输出端。
5.根据权利要求2所述的能够减小EMI的时钟扩频电路，其特征在于：所述主电路(22)包含第一触发器(U1)、第二触发器(U2)、第一正电流源(I1)以及第一负电流源(I2)；第一触发器(U1)接收所述输入整形电路(1)的输出信号，且其输出端使能第一正电流源(I1)；第二触发器(U2)接收所述输出时钟整形电路(5)的输出信号，且其输出端使能第一负电流源(I2)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市比创达电子科技有限公司;吴文明，未经深圳市比创达电子科技有限公司;吴文明许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201820874954.9/1.html，转载请声明来源钻瓜专利网。
