[实用新型]PLL电路及芯片

说明书

本实用新型涉及一种PLL电路，通过增设第二电荷泵，在第二电荷泵中引入电压到电流转换器输出的参考电流，然后将第二电荷泵输出的电流与电压到电流转换器的输出电流叠加，一起控制电流控制振荡器，如此，在宽频应用中，决定PLL电路稳定的阻尼系数会跟随分频系数的增大而增大，更易于实现电路的稳定，此外，还可以使二阶滤波器简化成一个滤波电容，以缩小电路的占用面积，提高芯片的小型化。

技术领域

本实用新型涉及电子电路技术领域，具体涉及一种PLL电路及芯片。

背景技术

PLL(Phase Locked Loop)电路又称为锁相回路或锁相环，如图1所示，该电路具有相位比较器PFD、电荷泵CHP、滤波器FILTER、压控振荡器VCO及分频器DIVIDER。PFD检测参考时钟信号CKR和DIVIDER输出的分频时钟信号CKF之间的相位差，并生成用于控制CHP输出电流的UP信号和DN信号。CHP的输出电流使FILTER能够进行充电或者放电，从而影响FILTER的输出电压VC，输出电压VC则决定VCO的振荡频率。VCO振荡生成的输出时钟信号CKO作为PLL电路的输出，此外，输出时钟信号CKO也会输入分频器DIVIDER进行分频，得出分频时钟信号CKF。在一些设计中，将压控振荡器VCO设计成电压到电流转换器VIC和电流控制振荡器ICO两部分的形式，如图2所示，其中，电压到电流转换器VIC将VC电压按比例转换成相应的电流IC，该电流IC传输至电流控制振荡器ICO的电流输入端，电流控制振荡器ICO的输出端产生与电流大小成比例的振荡信号CKO。对于采用图2所示VCO的情形，整体的PLL电路的环路特性与图1一样，同样需要图1所示的滤波器FILTER来保证环路稳定。由于滤波器FILTER包括电阻RP和电容CP串连的RC滤波单元，其中的电阻RP常常占据较大的芯片面积，特别是电荷泵CHP的电流较小的情况下。如此，很不利于芯片的小型化。另一方面，在一些宽频应用中，分频器DIVIDER的分频系数N需要根据系统需求而调节，而阻尼系数又会随着N的变化而改变，在N较大的情形，阻尼系数会变得较小，从而影响到PLL电路的稳定。

实用新型内容

本实用新型提供了一种PLL电路及芯片，可以缩小电路的占用面积，提高芯片的小型化，同时，还可以保证电路的稳定性。本实用新型的具体技术方案如下：

一种PLL电路，包括相位比较器、电压到电流转换器、电流控制振荡器和分频器。所述电路还包括：第一电荷泵，串连在所述相位比较器和所述电压到电流转换器之间；滤波电容，其一端接地，另一端连接在所述第一电荷泵与所述电压到电流转换器的公共端，用于对所述第一电荷泵传输给所述电压到电流转换器的电压信号进行滤波；第二电荷泵，其输入端连接至所述相位比较器与所述第一电荷泵的公共端以及所述电压到电流转换器的输出端，其输出端则连接至所述电压到电流转换器与所述电流控制振荡器的公共端；所述电流控制振荡器的输出端作为所述PLL电路的输出端，所述电流控制振荡器的输出端还通过所述分频器连接至所述相位比较器的输入端。

进一步地，所述第一电荷泵的电流参考端连接外部电流，所述第二电荷泵的电流参考端连接所述电压到电流转换器的参考电流输出端。

进一步地，所述第二电荷泵的电流输出端与所述电压到电流转换器的电流输出端共同连接至所述电流控制振荡器的控制电流输入端。

进一步地，所述电压到电流转换器包括第一P沟道MOS管、第二P沟道MOS管、第三P沟道MOS管、第一N沟道MOS管和限流电阻，其中：所述第一N沟道MOS管的栅极作为所述电压到电流转换器的电压输入端，其源极通过所述限流电阻接地，其漏极则分别连接至所述第一P沟道MOS管、所述第二P沟道MOS管和所述第三P沟道MOS管的栅极，其漏极还连接至所述第一P沟道MOS管的漏极；所述第一P沟道MOS管、所述第二P沟道MOS管和所述第三P沟道MOS管的源极都连接电源；所述第二P沟道MOS管的漏极作为所述电压到电流转换器的第一电流输出端，所述第三P沟道MOS管的漏极作为所述电压到电流转换器的参考电流输出端。

一种芯片，所述芯片包括上述的PLL电路。