[实用新型]一种实现Rapid IO和PCIE数据转换的系统

说明书

本实用新型公开了一种实现Rapid IO和PCIE数据转换的系统，属于计算机技术领域，包括PowerPC、PC机、EEPROM以及Rapid IO‑PCIE数据转换模块，PC机设置有PCIE接口和PC串口，Rapid IO‑PCIE数据转换模块使用FPGA，FPGA具有数据处理模块，且FPGA设置有Rapid IO IP核和PCIE IP核，FPGA还设置有串口模块和I2C Host模块,Rapid IO‑PCIE数据转换模块一端连接PC机，另一端连接PowerPC平台。本实用新型可以有效的进行PowerPC或者FPGA平台的Rapid IO接口功能测试，提高测试效率。

技术领域

本实用新型涉及计算机技术领域，具体地说是一种实现Rapid IO和PCIE数据转换的系统。

背景技术

Rapid IO是一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板连接。

随着Rapid IO应用的越来越广泛，对Rapid IO的测试也越来越频繁，生产时需要对Rapid IO功能是否正常进行测试。当前测试PowerPC平台或者FPGA的Rapid IO功能是否正常时，需要做测试底板将平台和平台直接连接。这种传统的测试方式，效率比较低，在越来越多的Rapid IO测试中，现有的测试方法无法满足测试需求，也影响了生产进度。

发明内容

本实用新型的技术任务是针对以上不足之处，提供一种实现Rapid IO和PCIE数据转换的系统，可以有效的进行PowerPC或者FPGA平台的Rapid IO 接口功能测试，提高测试效率。

本实用新型解决其技术问题所采用的技术方案是：

一种实现Rapid IO和PCIE数据转换的系统，包括PowerPC、PC机、EEPROM以及RapidIO-PCIE数据转换模块，PC机设置有PCIE接口和PC串口，

Rapid IO-PCIE数据转换模块使用FPGA，FPGA具有数据处理模块，且FPGA设置有Rapid IO IP核和PCIE IP核，FPGA还设置有串口模块和I2C Host模块,

Rapid IO-PCIE数据转换模块一端通过所述PCIE接口连接PC机，另一端Rapid IOIP核连接PowerPC平台；所述PC串口一端连接Rapid IO-PCIE数据转换模块的串口模块，另一端连接PC机；I2C Host模块连接EEPROM。

在FPGA内部调用Rapid IO IP核和PCIE IP核，通过数据处理模块对接口接收的数据解析及分配。

使用方式为在FPGA内创建Rapid IO的IP核，设定好源ID、目的ID和帧格式等配置；创建PCIE IP核，配置好默认的参数。编写Rapid IO和PCIE 数据处理模块，对Rapid IO或者PCIE接口接收的数据进行解析及数据流向进行分配。

PC端打开PCIE软件，Power PC端通过Rapid IO发送数据，PC端能够接收到数据；PC端PCIE软件发送数据，Power PC端软件能够接收到发送的数据。

在FPGA内设置的串口模块用于串口连接PC机，对Rapid IO的帧格式参数和PCIE接口参数进行配置。在FPGA内设置的I2C Host模块，用于外挂EEPROM，以便存储Rapid IO和PCIE配置参数。

优选的，Rapid IO核通过PCIE插槽对接到PowerPC平台。

优选的，Rapid IO模块设置有Rapid IO状态灯。系统上电后，待Rapid IO链接成功，点亮Rapid IO状态灯，表示Rapid IO链接成功。