[实用新型]一种基于FPGA的GPS端口的扩展装置

说明书

本实用新型涉及一种基于FPGA的GPS端口的扩展装置，属于数字化变电站网络智能设备领域。本装置包括彼此形成信号连接的FPGA微处理器、采集模块和输出模块，采集模块连接外部输入信号源，外部输入信号源产生外部输入信号，FPGA微处理器包括彼此形成信号连接的解码模块、编码模块和多路驱动模块，还包括分别连接解码模块和编码模块的本地GPS时间模块。本装置集成度高，芯片数量少，电路稳定可靠，功耗低，体积小，GPS扩展卡可工作在两种模式。

技术领域

本实用新型涉及一种基于FPGA的GPS端口的扩展装置，跟具体的说是涉及一种基于FPGA实现GPS的IRIG-B端口的扩展装置，数字化变电站网络智能设备领域。

背景技术

网络分析仪(以下简称网分)作为智能变电站的重要监视设备，接收并连续记录网络通信报文,用来分析报文编码的正确性、时序的合理性、通信的稳定性以及二次设备动作行为的有效性。记录的数据真实地反映了设备通信行为和报文数据交换的全过程，是分析和判断设备工作状态和技术性能的重要依据，网分要具有快速的数据采集和数据处理能力，并对接收到报文加盖高精度时间戳。绝对时间戳反应了报文到达的时间顺序以及IED发布报文的时序。按照国网相关技术规范要求报文分辨率小于1us，网分时钟同步误差不大于1us。依赖于时间精度进行分析、判断的内容包括：合并单元SV时间间隔稳定性(离散度)、智能终端GOOSE重发机制、智能终端对时状态有效性等。

根据以上分析，由于网分与时钟的同步有误差所造成一些分析结果误差，这些误差会对运行人员产生误导，干扰现场作业，延迟解决问题的时间。为了减少网分自身与时钟的同步误差对IED通信行为分析造成一些误判影响，需要保证网分时间同步与时间守时的稳定性。SV离散度分析与GOOSE发送机制分析采用的都是用绝对时间计算出相对时间差，即在一段时间周期内，如果能保证网分时间递增均匀性，可以增加对这些项目分析结果的可信度。在时钟跳变时或者网分时间与时钟源时间偏差较大情况下，才刷新时间并打上标识，这一时刻不进行相关分析，可以避免产生错误的分析结果。在网分时间与时钟源时间误差较小情况下，则不进行刷新时间，保证时间的均匀性；在能保证绝对时间粗略满足精度前提下，更重要的是保证时间递增的均匀性；保证了时间递增均匀性就可以减少时间同步误差对SV离散度、GOOSE发送机制的分析误判。

而目前工程应用多端口的网络采集往往是基于分布式终端完成，所以设计一个低成本高可靠的GPS扩展装置有其现实意义。

实用新型内容

本实用新型要解决的技术问题是，针对现有技术不足提供一种基于FPGA的GPS端口的扩展装置，能够实现报文时间戳的高度精度性。

本实用新型为解决上述技术问题提出的技术方案是： 一种基于FPGA的GPS端口的扩展装置，包括彼此形成信号连接的FPGA微处理器、采集模块和输出模块，所述采集模块连接外部输入信号源，所述外部输入信号源产生外部输入信号，所述采集模块和输出模块分别连接所述FPGA微处理器的输入口和输出口，所述FPGA微处理器包括彼此形成信号连接的解码模块、编码模块和多路驱动模块，还包括分别连接所述解码模块和编码模块的本地GPS时间模块，所述解码模块连接所述输入口，所述多路驱动模块连接所述输出口。

当所述外部输入信号是有效信号时,所述解码模块对所述外部输入信号进行解码并获得时间信息，通过所述编码模块对所述时间信息进行编码并发送至所述多路驱动模块，通过所述多路驱动模块将编码后的时间信息发送至所述输出口和输出模块。

当所述外部输入信号是无效信号时,所述本地GPS时间模块直接输出本地时间信息至所述编码模块进行编码，编码后的所述本地时间信息发送至所述多路驱动模块，通过所述多路驱动模块将编码后的所述本地时间信息发送至所述输出口和输出模块。

进一步的，所述外部输入信号是GPS时间信号。

进一步的，所述输出模块含有至少八个对外接口。