[实用新型]电子设备

说明书

本公开涉及电子设备，并且涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通过第二控制信号偏置的控制端子。第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和偏置的控制端子，使得第一复制晶体管截止。第二复制晶体管具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和被偏置的控制端子，使得第二复制晶体管截止。

技术领域

本申请涉及静态随机存取存储器(SRAM)电路的领域，并且更具体地涉及电子设备。

背景技术

现在参考图1A描述现有技术的SRAM存储器电路50。SRAM存储器电路50包括第一和第二列52和54。第一列52包括具有位线BL0和与之相关联的互补位线BLB0的存储单元51。第二列54包括具有位线BL1和与之相关联的互补位线BLB1的存储单元53。列选择电路60包括PMOS晶体管M1，其源极耦合至互补位线BLB0，其漏极耦合至节点INN，并且其栅极通过控制信号CTRL1偏置。PMOS晶体管M2的源极耦合至位线BL0，其漏极耦合至节点INP，并且其栅极通过控制信号CTRL1偏置。

列选择电路装置60还包括PMOS晶体管M3，其源极耦合至互补位线BLB1，其漏极耦合至节点INN，并且其栅极通过控制信号CTRL2偏置。PMOS晶体管M4的源极耦合至位线BL1，其漏极耦合至节点INP，并且其栅极通过控制信号CTRL2偏置。

节点INN和INP用作列选择电路装置60的输出和感测放大器55的输入。在操作中，通过列选择电路装置60选择一列52或54，而另一列52或54未被选择。在图1A所示的示例操作状态中，列52被选择，而列54未被选择。这通过控制信号CTRL1低到导通位线选择晶体管M1和M2，而控制信号CTRL2变高或保持高以截止位线选择晶体管M3和M4来实现。

在理想情况下，如图1B所示，当位线BL0和互补位线BLB0通过导通的晶体管M1和M2被选择时(其中，BL0将输出逻辑1且BLB1将输出逻辑0)，节点INP处的电压保持为VDD，而节点INN处的电压下降，两者之间的差值为Vdiff。

然而，现有SRAM存储器电路50的操作不一定是理想的。虽然晶体管M3和M4截止，但是晶体管M4的源极和节点INP之间存在寄生电容CP1。从图1B可以看出，由于单元53存储“0”值，因此BL1放电，并且由于BL1和INP节点之间的寄生电容CP1，节点INP不保持在VDD，而是放电，从而导致有效Vdiff的丢失。由于CP1寄生电容器，BL1上的放电电流通过MEMCELL2放电INP。因此，INP和INN处的电压之间的差Vdiff减小ΔV。当位线BL0和BLB0被读取时，这会导致错误。

这是不期望的情况。因此，需要SRAM存储器电路领域中的进一步发展。

实用新型内容

本文公开了一种电子设备，包括被配置为可被第一控制信号选择的第一列和可被第二控制信号选择的第二列。第二列包括第二存储单元和与第二存储单元相关联的第二位线。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子和被第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和被第二控制信号偏置的控制端子。作为第一晶体管的复制品的第一复制晶体管具有耦合至第二位线的第一导电端子、耦合至互补位线节点的第二导电端子和控制端子，第一复制晶体管的控制端子被偏置以使得第一复制晶体管总是截止或者至少在第二控制信号选择第二列时截止。第二复制晶体管是第二晶体管的复制品，并且具有耦合至第二互补位线的第一导电端子、耦合至位线节点的第二导电端子和控制端子，第二复制晶体管的控制端子被偏置以使得第二复制晶体管总是截止或者至少在第二控制信号选择第二列时截止。

第一和第二复制晶体管的控制端子可以被偏置，使得第一和第二复制晶体管总是截止。