[实用新型]一种位线电压的控制电路及Nand Flash

说明书

本实用新型提供一种位线电压控制电路和Nand Flash，电路包括第一至第三开关管；第二电源；第一开关模块，第一端与第二开关管或地相连，当第一端与第二开关管相连时，第二端与第一开关管和第三开关管相连，当第一端与地相连时第二端与第二开关管相连，控制端接收第一数据信号为高电平时，第一开关模块导通；第二开关模块，第一端与第二电源相连，控制端接收第二数据信号为高电平时第二开关模块导通；第三开关模块，第一端与第二开关模块的第二端相连，控制端接收第三数据信号，第二端分别与第一开关管和第三开关管相连；当第三数据信号为高电平时第三开关模块导通。本实用新型提高了慢编程时对位线电压的控制精度，缩短了慢编程时间。

技术领域

本实用新型涉及存储技术领域，特别是涉及一种位线电压控制电路和一种NandFlash。

背景技术

Nand Flash(闪存)是一种非易失存储器，Nand Flash具有改写速度快，存储容量大等优点，被广泛应用到电子产品中。随着Nand Flash的大量使用，对Nand Flash的编程性能要求也在不断提高。

如图1所示，在对Nand Flash进行编程时，随着program(编程)pulse (脉冲)的进行，越来越多的电子被注入cell(存储单元)的FG(Floating Gate，浮栅)，FG的电势VFG会逐渐变低。因此，在program结束或program成功前，必须继续提升program电压VPGM，以保持FG的电势VFG与沟道电势Vchannel之差即VFG-Vchannel足够大，以写入更多的电子到相应cell的 FG里。由于两个program pulse之间的program电压差DVPGM与最终编程后cell的阈值分布宽度成正相关关系，为了减小最终编程后cell的阈值分布宽度，可以将需要进行快编程cell的VFG-Vchannel降低，以实现在没有损失编程性能的同时，减小DVPGM，从而减小最终编程后cell的阈值分布宽度。

现有技术通过图2所示的位线电压控制电路来减小VFG-Vchannel。由于对cell进行program还是inhibit(屏蔽)是由cell对应BL的电压大小决定的，现有技术通过图2所示的位线电压控制电路控制BL_clamp电压 V_BL_clamp’，来实现减小慢编程时位线对应cell的VFG-Vchannel，此时 Vchannel可以为慢编程时位线电压V_BL_Slow_Program’。

但是，图2所示的位线电压控制电路还存在以下缺陷：

第一，由于位线是较大的容性负载，图2所示的位线电压控制电路控制精度受被选中位线的周围环境影响较大，充电速度也差异较大，很难实现对慢编程时位线电压的精确控制。

第二，位线电压用于区分3种状态(编程状态、慢编程状态和屏蔽状态)，而图2所示的位线电压控制电路中直接控制位线电压的电路只有一个控制信号Data_B’，如图3所示，图2需要分两个阶段(即T1’阶段和T2’阶段)来控制慢编程时BL电压V_BL_Slow_Program’，慢编程耗时长。

实用新型内容

鉴于上述问题，本实用新型实施例的目的在于提供一种位线电压控制电路和一种Nand Flash，以解决现有技术中的位线电压控制电路慢编程时位线电压控制精度低，耗时长的问题。