[实用新型]运算放大器电路

权利要求书

1.一种运算放大器电路，包括全差分输入级电路、与所述全差分输入级电路内PMOS管对适配连接的第一电流源电路、与所述全差分输入级电路内NMOS管对适配连接的第二电流源电路；还包括用于与第二电流源电路、全差分输入级电路内PMOS管对适配连接的传输连接电路，所述传输连接电路与补偿电路连接，补偿电路与放大输出级电路连接；其特征是：

还包括电流传输控制电路，所述电流传输控制电路与第一电流源电路、全差分输入级电路以及第二电流源电路适配连接，当且仅当全差分输入级电路内NMOS管导通时，电流传输控制电路能增大通过第二电流源电路加载到全差分输入级电路内NMOS管对的电流，以匹配全差分输入级电路内NMOS管对的工作电流。

2.根据权利要求1所述的运算放大器电路，其特征是：所述全差分输入级电路包括PMOS管PM2、PMOS管PM3、NMOS管NM2以及NMOS管NM3，NMOS管NM2的栅极端与PMOS管PM2的栅极端连接，PMOS管PM3的栅极端与NMOS管NM3的栅极端连接；

PMOS管PM2的源极端、PMOS管PM3的源极端与第一电流源电路适配连接，PMOS管PM2的漏极端、PMOS管PM3的漏极端与传输连接电路连接；NMOS管NM2的漏极端、NMOS管NM3的漏极端与第二电流源电路适配连接，NMOS管NM2的源极端、NMOS管NM3的源极端与电流传输控制电路适配连接。

3.根据权利要求2所述的运算放大器电路，其特征是：所述第一电流源电路包括电流源I1，电流传输控制电路包括PMOS管PM1、NMOS管NM1、NMOS管NM4以及NMOS管NM5；

PMOS管PM1的源极端与PMOS管PM2的源极端、PMOS管PM3的源极端以及电流源I1的输出端连接，PMOS管PM1的栅极端与偏置电压VB1连接，PMOS管PM1的漏极端与NMOS管NM1的漏极端、NMOS管NM1的栅极端以及NMOS管NM4的栅极端连接，NMOS管NM1的源极端接地；NMOS管NM4的源极端接地，NMOS管NM4的漏极端与NMOS管NM2的源极端、NMOS管NM3的源极端连接，NMOS管NM5的栅极端与NMOS管NM4的栅极端连接，NMOS管NM5的漏极端与第二电流源电路连接。

4.根据权利要求3所述的运算放大器电路，其特征是：所述第二电流源电路包括PMOS管PM4、PMOS管PM5、PMOS管PM6以及电流源I2；PMOS管PM4的源极端、PMOS管PM5的源极端以及PMOS管PM6的源极端均与电源VDD连接；

PMOS管PM4的栅极端与PMOS管PM4的漏极端、PMOS管PM5的栅极端、PMOS管PM6的栅极端、电流源I2的一端以及NMOS管NM5的漏极端连接，电流源I2的另一端接地；PMOS管PM5的漏极端与NMOS管NM3的漏极端连接，PMOS管PM6的漏极端与NMOS管NM2的漏极端连接。

5.根据权利要求4所述的运算放大器电路，其特征是：所述传输连接电路包括PMOS管PM7、PMOS管PM8、NMOS管NM8、NMOS管NM9、NMOS管NM6以及NMOS管NM10；

PMOS管PM7的源极端与PMOS管PM5的漏极端以及NMOS管NM3的漏极端连接，PMOS管PM7的漏极端与补偿电路的一输入端以及NMOS管NM9的漏极端连接，PMOS管PM7的栅极端与PMOS管PM8的栅极端连接，PMOS管PM8的源极端与PMOS管PM6的漏极端以及NMOS管NM2的漏极端连接；PMOS管PM8的漏极端与补偿电路的另一输入端以及NMOS管NM8的漏极端连接；

NMOS管NM9的栅极端与NMOS管NM8的栅极端连接，NMOS管NM9的源极端与PMOS管PM3的漏极端以及NMOS管NM10的漏极端连接，NMOS管NM8的源极端与PMOS管PM2的漏极端以及NMOS管NM6的漏极端连接，NMOS管NM10的源极端接地，NMOS管NM6的源极端接地。