[实用新型]闪存芯片有效
申请号: | 201821242491.0 | 申请日: | 2018-08-02 |
公开(公告)号: | CN208507187U | 公开(公告)日: | 2019-02-15 |
发明(设计)人: | 王绍迪;郭昕婕 | 申请(专利权)人: | 北京知存科技有限公司 |
主分类号: | G11C16/10 | 分类号: | G11C16/10;G11C16/04 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100083 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存芯片 闪存阵列模块 模式控制器 可编程半导体器件 阈值电压 计算控制模块 本实用新型 待处理数据 编程电路 编程模式 工作模式 计算模式 模拟数据 闪存技术 数据编程 数据存储 体系结构 整体计算 可调的 处理器 分担 调控 | ||
本实用新型提供一种闪存芯片,涉及闪存技术领域,可以在闪存芯片中直接进行计算和数据存储,从而分担了处理器的工作,进而提高了整体计算体系结构的性能。闪存芯片包括:闪存阵列模块,由多个阈值电压可调的可编程半导体器件组成,用于在计算模式下对接收的模拟数据进行计算,在编程模式下进行数据编程;模式控制器,用于根据待处理数据控制闪存阵列模块的工作模式;编程电路模块,用于在模式控制器的控制下调控可编程半导体器件的阈值电压;计算控制模块,用于在模式控制器的控制下控制闪存阵列模块进行计算。
技术领域
本实用新型涉及闪存技术领域,尤其涉及一种闪存芯片。
背景技术
在经典冯诺依曼计算体系结构中,存储器与处理器是分离的,两者之间通过数据总线进行连接。执行命令时,处理器先从存储器中读取数据,处理完之后,再把更新后的数据写回存储器当中,因为数据集中在处理器中进行处理,导致数据的处理速度受限于处理器的性能,进而降低了计算体系的性能,尤其随着大数据应用的兴起,海量数据的传输与处理使得对处理器性能的要求越来越高。
实用新型内容
本实用新型实施例提供一种闪存芯片,在实现数据存储的基础上,可以直接进行数据计算,从而分担了处理器的工作,提高数据的处理速度,进而提高了计算体系的性能。
为了实现上述功能,本实用新型采用如下技术方案:
一种闪存芯片,包括:
闪存阵列模块,由多个阈值电压可调的可编程半导体器件组成,用于在计算模式下对接收的模拟数据进行计算,在编程模式下进行数据编程;
模式控制器,用于根据待处理数据控制闪存阵列模块的工作模式,工作模式包括:计算模式以及编程模式。
一实施例中,闪存芯片还包括:
编程电路模块,连接模式控制器,并连接闪存阵列模块中每一个可编程半导体器件的源极、栅极和/或衬底,用于在模式控制器的控制下调控可编程半导体器件的阈值电压;
计算控制模块,连接模式控制器以及闪存阵列模块,用于在模式控制器的控制下控制闪存阵列模块进行计算。
一实施例中,闪存芯片还包括:
行列译码模块,连接闪存阵列模块和编程电路模块,用于对闪存阵列模块进行行列译码。
一实施例中,闪存芯片还包括:
输入寄存器模块,连接模式控制器,用于寄存输入接口接收的待处理数据;
数模转换器模块,连接在输入寄存器模块和闪存阵列模块之间,用于将寄存的待处理数据转换为模拟数据,传输至闪存阵列模块;
模拟处理模块,连接闪存阵列模块,用于对闪存阵列模块的计算结果进行预设处理;
模数转换器模块,连接模拟处理模块,用于将模拟处理模块的处理结果转换为数字数据;
输出寄存器模块,连接模数转换器模块,用于寄存数字数据并通过输出接口进行输出。
一实施例中,闪存芯片还包括:
读出放大器模块,连接闪存阵列模块和输出寄存器模块,用于对闪存阵列模块进行数据读取,并输至输出寄存器模块。
一实施例中,闪存阵列模块包括:模拟向量-矩阵乘法运算电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京知存科技有限公司,未经北京知存科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201821242491.0/2.html,转载请声明来源钻瓜专利网。