[实用新型]一种移位寄存器、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：输入子电路、输出子电路和上拉节点控制子电路；

所述输入子电路，与信号输入端、上拉节点和第一控制端连接，用于在第一控制端的控制下，向上拉节点提供信号输入端的信号；

所述输出子电路，与上拉节点、第一时钟信号端和信号输出端连接，用于在上拉节点的控制下，向信号输出端提供第一时钟信号端的信号；

所述上拉节点控制子电路，与上拉节点、第二时钟信号端、第三时钟信号端和低电平电源端连接，用于在第二时钟信号端和第三时钟信号端的控制下，向上拉节点提供低电平电源端的信号。

2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：

复位子电路，与上拉节点、第二控制端和复位信号端连接，用于在第二控制端的控制下，向上拉节点提供复位信号端的信号。

3.根据权利要求1或2所述的移位寄存器，其特征在于，所述移位寄存器还包括：

下拉节点控制子电路，与第一使能端、上拉节点、下拉节点和低电平电源端连接，用于在第一使能端和上拉节点的控制下，向下拉节点提供第一使能端或低电平电源端的信号；

降噪子电路，与下拉节点、上拉节点、低电平电源端和信号输出端连接，用于在下拉节点的控制下，分别向上拉节点和信号输出端提供低电平电源端的信号；

输出控制子电路，与第二使能端、低电平电源端和信号输出端连接，用于在第二使能端的控制下，向信号输出端提供低电平电源端的信号。

4.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路包括：第一晶体管，

所述第一晶体管的控制极与第一控制端连接，其第一极与信号输出端连接，其第二极与上拉节点连接；和/或

所述输出子电路包括：电容和第二晶体管，

所述电容的第一端与上拉节点连接，第二端与信号输出端连接，

所述第二晶体管的控制极与上拉节点连接，其第一极与第一时钟信号端连接，其第二极与信号输出端连接。

5.根据权利要求1所述的移位寄存器，其特征在于，所述上拉节点控制子电路包括：第三晶体管和第四晶体管；

所述第三晶体管的控制极与第二时钟信号端连接，其第一极与上拉节点连接，其第二极与第四晶体管的第一极连接；

所述第四晶体管的控制极与第三时钟信号端连接，其第二极与低电平电源端连接。

6.根据权利要求2所述的移位寄存器，其特征在于，所述复位子电路包括：第五晶体管；

所述第五晶体管的控制极与第二控制端连接，其第一极与上拉节点连接，其第二极与复位信号端连接。

7.根据权利要求3所述的移位寄存器，其特征在于，所述下拉节点控制子电路包括：第六晶体管、第七晶体管、第八晶体管和第九晶体管；

所述第六晶体管的控制极和第一极与第一使能端连接，其第二极与第七晶体管的控制极连接；

所述第七晶体管的第一极与第一使能端连接，其第二极与下拉节点连接；

所述第八晶体管的控制极与上拉节点连接，其第一极与下拉节点连接，其第二极与低电平电源端连接；

所述第九晶体管的控制极与上拉节点连接，其第一极与所述第七晶体管的控制极连接，其第二极与低电平电源端连接。

8.根据权利要求3所述的移位寄存器，其特征在于，所述降噪子电路包括：第十晶体管和第十一晶体管；

所述第十晶体管的控制极与下拉节点连接，其第一极与上拉节点连接，其第二极与低电平电源端连接；

所述第十一晶体管的控制极与下拉节点连接，其第一极与信号输出端连接，其第二极与低电平电源端连接。

9.根据权利要求3所述的移位寄存器，其特征在于，所述输出控制子电路包括：第十二晶体管；

所述第十二晶体管的控制极与第二使能端连接，其第一极与信号输出端连接，其第二极与低电平电源端连接。