[实用新型]一种可调整逻辑电平的I2C电平转换电路

说明书

本实用新型公开了一种可调整逻辑电平的I2C电平转换电路，包括控制电路和转换电路，控制电路包括第一分压电路和第二分压电路，第一分压电路和第二分压电路通过反相器进行选通，转换电路包括电平转换器，电平转换器分别连接I2C总线和逻辑电平输入端，逻辑电平输入端通过I2C总线输出器件所需电压，逻辑电平输入端包括高逻辑电平输入端和低逻辑电平输入端，控制电路的电压输出端连接转换电路的低逻辑电平输入端，电平转换器连接低逻辑电平输入端。本实用新型在从端器件发生改变时，避免了重新布置从端电源线，减少了更换不同逻辑电平的从端器件时的电路复杂度，节约了硬件设计成本。

技术领域

本实用新型涉及电平转换技术领域,具体地说是一种可调整逻辑电平的I2C电平转换电路。

背景技术

I2C总线是一种双向二线制同步串行总线，包括两根线，时钟线SCL(Signal ClockLine)和数据线SDA(Signal Data Line)，I2C总线可用于主端器件和从端器件之间的数据通信。I2C总线上的主端器件和从端器件存在多种电平标准，如5V、3.3V和1.8V，使用I2C总线在主端器件和从端器件之间通信需要进行电平转换。

现有电平转换设计中，转换的从端器件电压值比较单一，应用灵活性较差,一旦电路封装使用，只适用固定的从端器件，当I2C总线电路中挂接的从端器件发生变化时，这些从端器件支持的逻辑电平也会发生相应的变化，此时为保证不同逻辑电平的信号正确传输，则需要重新设计电路，尤其是需要重新布置从端电源线，应用I2C电平转换电路在更换不同逻辑电平的器件时会大大增加电路复杂度和硬件设计成本。

实用新型内容

本实用新型实施例中提供了一种可调整逻辑电平的I2C电平转换电路，以解决现有技术中在更换不同逻辑电平的器件时重新布置从端电源线的问题。

本实用新型解决其技术问题所采用的技术方案是一种可调整逻辑电平的I2C电平转换电路，包括控制电路和转换电路，控制电路包括第一分压电路和第二分压电路，所述第一分压电路和第二分压电路通过反相器进行选通，所述转换电路包括电平转换器，所述电平转换器分别连接I2C总线和逻辑电平输入端，所述逻辑电平输入端通过I2C总线输出器件所需电压，所述逻辑电平输入端包括高逻辑电平输入端和低逻辑电平输入端，所述控制电路的电压输出端连接转换电路的低逻辑电平输入端，所述电平转换器连接低逻辑电平输入端。

可选地，所述第一分压电路包括NMOS管211和电阻214，NMOS管211的栅极连接反相器的输入端，漏极连接低逻辑电平VDD1，源极连接电阻214的一端，电阻214的另一端通过电阻216接地。

可选地，所述第二分压电路包括NMOS管212和电阻215，NMOS管212的栅极连接反相器的输出端，漏极连接低逻辑电平VDD1，源极连接电阻215的一端，电阻215的另一端通过电阻216接地。

可选地，所述电阻214的另一端连接转换电路的低逻辑电平输入端VDD1'。

可选地，所述转换器包括NMOS管203和NMOS管204，NMOS管203的栅极连接低逻辑电平输入端VDD1'，源极连接I2C数据线从端SDA1，漏极连接I2C数据线主端SDA2，NMOS管204的栅极连接低逻辑电平输入端VDD1'，源极连接I2C时钟线从端SCL1，漏极连接I2C时钟线主端SCL2。

可选地，所述转换电路还包括上拉电阻201、上拉电阻202、上拉电阻205和上拉电阻206，所述上拉电阻201的一端连接NMOS管203的栅极，另一端连接I2C数据线从端SDA1，上拉电阻202的一端连接NMOS管203的栅极，另一端连接I2C时钟线从端SCL1，上拉电阻205的一端连接高逻辑电平输入端VDD2，另一端连接I2C时钟线主端SCL2，上拉电阻206的一端连接高逻辑电平输入端VDD2，另一端连接I2C数据线主端SDA2。