[实用新型]GPIO电路及芯片

权利要求书

1.一种GPIO电路，其特征在于，所述GPIO电路分别连接芯片的逻辑单元以及GPIO引脚，所述GPIO电路包括：第一供电电源、第二供电电源、电源比较和选择电路、IO电路以及过压和防漏处理电路；

所述第一供电电源在所述芯片处于正常工作状态时输出第一电平，所述第一供电电源在所述芯片处于低功耗工作状态时输出零电平；

所述第二供电电源输出第二电平，所述第二电平低于所述第一电平；

所述电源比较和选择电路分别与所述第一供电电源、所述第二供电电源以及所述过压和防漏处理电路连接，用于从所述第一供电电源以及所述第二供电电源输出的电平中选择较高的电平为所述过压和防漏处理电路供电；

所述IO电路分别与所述过压和防漏处理电路、所述GPIO引脚对应的垫片以及所述逻辑单元连接，用于将所述逻辑单元的输出信号输出至所述垫片，以及将所述垫片的输入信号输入至所述逻辑单元；

所述过压和防漏处理电路用于防止所述IO电路在所述GPIO引脚上为高电平时发生过压或漏电。

2.根据权利要求1所述的GPIO电路，其特征在于，所述电源比较和选择电路包括：第一PMOS管、第二PMOS管以及第一电容；

所述第一PMOS管的漏极与所述第一供电电源连接，所述第一PMOS管的栅极与所述第二供电电源连接，所述第一PMOS管的源极分别与所述第一PMOS管的衬底、所述第二PMOS管的源极、所述第二PMOS管的衬底、所述第一电容的第一端以及所述过压和防漏处理电路连接；

所述第二PMOS管的漏极与所述第二供电电源连接，所述第二PMOS管的栅极与所述第一供电电源连接；

所述第一电容的第二端接地。

3.根据权利要求1或2所述的GPIO电路，其特征在于，所述IO电路包括：输出驱动级、输出预驱动级、输入级以及上下拉电阻；

所述输出驱动级包括：第三PMOS管、第四PMOS管、第一NMOS管以及第二NMOS管；

所述过压和防漏处理电路包括：第一处理电路、第二处理电路、第三处理电路、第四处理电路、第五处理电路以及第六处理电路；

所述第三PMOS管的漏极与所述第一供电电源连接，所述第三PMOS管的栅极经所述第一处理电路与所述输出预驱动级连接，所述第三PMOS管的源极与所述第四PMOS管的漏极连接，所述第三PMOS管的衬底分别与所述第四PMOS管的衬底以及所述第二处理电路连接；

所述第四PMOS管的栅极与所述第三处理电路连接，所述第四PMOS管的源极分别与所述第一NMOS管的漏极以及所述垫片连接；

所述第一NMOS管的栅极与所述第四处理电路连接，所述第一NMOS管的源极与所述第二NMOS管的漏极连接，所述第一NMOS管的衬底分别与所述第二NMOS管的衬底以及所述第二NMOS管的源极连接；

所述第二NMOS管的栅极与所述输出预驱动级连接，所述第二NMOS管的源极接地；

所述输出预驱动级与所述逻辑单元连接；

所述输入级与所述逻辑单元连接，并经所述第五处理电路与所述垫片连接；

所述上下拉电阻分别与所述第六处理电路以及所述垫片连接。

4.根据权利要求3所述的GPIO电路，其特征在于，所述第一处理电路包括第五PMOS管、第三NMOS管以及第六PMOS管；

所述第五PMOS管的漏极分别与所述输出预驱动级以及所述第三NMOS管的源极连接，所述第五PMOS管的栅极与所述逻辑单元连接，用于接收GPIO输出使能信号，所述第五PMOS管的源极分别与所述第三NMOS管的漏极、所述第三PMOS管的栅极以及所述第六PMOS管的漏极连接，所述第五PMOS管的衬底与所述第三PMOS管的衬底连接；

所述第三NMOS管的栅极与所述逻辑单元连接，用于接收所述GPIO输出使能信号，所述第三NMOS管的衬底接地；

所述第六PMOS管的源极分别与所述电源比较和选择电路以及所述第六PMOS管的衬底连接，所述第六PMOS管的栅极与所述逻辑单元连接，用于接收所述GPIO输出使能信号。