[实用新型]一种动态单元匹配电路

权利要求书

1.一种动态单元匹配电路，其特征在于，包括：

序列产生电路、多路选择电路和单元阵列电路，所述多路选择电路分别与所述序列产生电路和所述单元阵列电路电连接；

所述序列产生电路用于根据传输至所述序列产生电路的时钟信号生成随机序列信号并将所述随机序列信号传输至所述多路选择电路；

所述多路选择电路包括级联的多组选择器组，每级所述选择器组包括多个多路选择器，所述多路选择电路用于根据所述随机序列信号对传输至所述多路选择电路的设定匹配信号进行随机移位生成随机匹配信号，并将所述随机匹配信号传输至所述单元阵列电路；

所述单元阵列电路用于根据所述随机匹配信号选通所述单元阵列电路中的单元元件。

2.根据权利要求1所述的动态单元匹配电路，其特征在于，所述序列产生电路包括时钟信号输入端和多个随机信号输出端，所述序列产生电路用于根据传输至所述时钟信号输入端的所述时钟信号调节所述随机信号输出端的输出信号；其中，各所述随机信号输出端的输出信号具有随机性，各所述随机信号输出端的输出信号构成所述随机序列信号。

3.根据权利要求2所述的动态单元匹配电路，其特征在于，所述序列产生电路包括组合逻辑单元和级联的多级移位单元，所述组合逻辑单元包括多个移位信号输入端和一个逻辑信号输出端，每级所述移位单元包括移位时钟信号输入端、逻辑信号输入端和移位信号输出端；

所有所述移位时钟信号输入端电连接作为所述序列产生电路的所述时钟信号输入端，所述移位信号输出端作为所述序列产生电路的所述随机信号输出端；所述逻辑信号输出端与第一级所述移位单元的所述逻辑信号输入端电连接，所述移位信号输出端与所述移位信号输入端一一对应电连接，第i级所述移位单元的所述移位信号输出端与第i+1级所述移位单元的所述逻辑信号输入端电连接；其中，i为正整数；

所述组合逻辑单元用于随机选取一所述移位信号输入端输入的随机信号并通过所述逻辑信号输出端输出。

4.根据权利要求3所述的动态单元匹配电路，其特征在于，所述移位单元包括触发器，所述触发器包括时钟信号端、触发信号输入端和触发信号输出端，所述触发器的所述时钟信号端作为所述移位单元的所述移位时钟信号输入端，所述触发器的触发信号输入端作为所述移位单元的所述逻辑信号输入端，所述触发器的触发信号输出端作为所述移位单元的所述移位信号输出端。

5.根据权利要求3或4所述的动态单元匹配电路，其特征在于，所述组合逻辑单元包括第一逻辑处理器、第二逻辑处理器和第三逻辑处理器，所述序列产生电路包括级联的n级所述移位单元；其中，n为大于2的整数；

所述第一逻辑处理器包括两个第一处理信号输入端和一个第一处理信号输出端，所述第一处理信号输入端分别与第n-1级以及第n-2级所述移位单元的所述移位信号输出端对应电连接，所述第一逻辑处理器用于根据两个所述第一处理信号输入端输入信号的电平高低是否一致调节所述第一处理信号输出端输出信号的电平高低；

所述第二逻辑处理器包括多个第二处理信号输入端和一个第二处理信号输出端，所述第二处理信号输入端分别与n个所述移位信号输出端对应电连接，所述第二逻辑处理器用于根据所述第二处理信号输入端输入信号的电平是否均为低电平调节所述第二处理信号输出端输出信号的电平高低；

所述第三逻辑处理器包括两个第三处理信号输入端和一个第三处理信号输出端，所述第三处理信号输入端分别与所述第一处理信号输出端和所述第二处理信号输出端电连接，所述第三处理信号输出端作为所述组合逻辑单元的所述逻辑信号输出端，所述第三逻辑处理器用于根据所述第三处理信号输入端输入信号的电平是否均为低电平调节所述第三处理信号输出端输出信号的电平高低。

6.根据权利要求2所述的动态单元匹配电路，其特征在于，所述多路选择器包括多个随机信号输入端、多个设定配信号输入端和多个随机匹配信号输出端，所述随机信号输入端与所述随机信号输出端一一对应电连接；

所述多路选择器用于根据所述随机信号输入端输入的所述随机信号，对传输至所述设定匹配信号输入端的设定匹配信号进行随机移位生成多路随机匹配信号，并通过所述随机匹配信号输出端输出所述随机匹配信号。