[实用新型]一种增加VDMOS沟道密度的布图结构

说明书

本实用新型实施例涉及一种增加VDMOS沟道密度的布图结构,所述结构包括沿第一方向和第二方向重复排列的多个元胞：每个元胞包括第一沟槽栅、第二沟槽栅、第三沟槽栅和接触孔；每个元胞的第二沟槽栅与在第一方向上相邻一个元胞的第一沟槽栅为相互重合的同一沟槽栅；第一沟槽栅与第二沟槽栅平行设置，第三沟槽栅和接触孔置于第一沟槽栅与第二沟槽栅之间；第一方向为垂直第一沟槽栅与第二沟槽栅的方向；第二方向为平行第一沟槽栅与第二沟槽栅的方向；接触孔至第一沟槽栅、第二沟槽栅的间距、接触孔至元胞内的第三沟槽栅的间距以及相邻元胞内第三沟槽栅的间距均不小于第一最小间距；第三沟槽栅至第一沟槽栅、第二沟槽栅的间距均不小于第二最小间距。

技术领域

本实用新型涉及功率半导体技术领域，尤其涉及一种增加VDMOS沟道密度的布图结构。

背景技术

目前中低压沟槽栅垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)的导通电阻主要由沟道电阻、外延电阻、源漏电阻、金属电阻及衬底电阻等几部分组成，其中沟道电阻一般占整个导通电阻的25％～50％不等，外延电阻占整个导通电阻的35％～60％，其余部分电阻总和占整个导通电阻的5％～10％不等。而决定沟道电阻的很大部分因素与沟槽栅的单位面积内密度相关。

沟槽栅VDMOS一般采用多个元胞并联的布图方式实现额定的导通电阻，并联的元胞越多该沟槽VDMOS的导通电阻则越低相应的芯片面积也越大(成本也越高)，为实现在相同额定导通电阻的情况下更小的芯片面积，以实现更低的成本,如何在单位芯片面积内获得尽量大的沟道宽度即更高的沟道密度(降低比导通电阻)变得非常重要。目前主流的沟槽栅VDMOS的沟道版图包括：如图1所示的条形结构，其由如图2所示的元胞构成；如图3所示的田子形结构和如图4所示的品字形结构，其二者均由如图5所示的元胞构成；如图6所示的六边形的结构，其由如图7所示的元胞构成。

对于不同的结构的设计，其元胞的构成不同，这也决定了单位面积下元胞内沟道密度的不同。在单位长度设定为a，沟槽宽度为0.2a，孔径为0.2a，孔到沟槽距离为0.2a的相同条件下，图1所示的条形结构的沟道密度：元胞沟道周长/元胞面积＝2a/(a*a)＝2/a，图3所示的田子形结构和如图4所示的品字形结构的沟道密度：元胞沟道周长/元胞面积＝2.4a/(a*a)＝2.4/a，图6所示的六边形的结构的沟道密度：元胞沟道周长/元胞面积＝2.078a/(a*0.866a)＝2.4/a。其中沟道周长在图中以粗实线标出。可以看出沟道密度：方形结构＝六边形结构>条形结构，但最大也仅为2.4/a。

为了进一步降低VDMOS的导通电阻，还需要在布图结构上进行进一步改进。

实用新型内容

本实用新型的目的是提供一种增加VDMOS沟道密度的布图结构，可以在相同面积内大幅提高沟槽栅的栅宽，即增加沟道的密度，从而达到降低VDMOS比导通电阻的目的。

为此，本实用新型实施例提供了一种增加VDMOS沟道密度的布图结构，包括沿第一方向和第二方向重复排列的多个元胞：

每个元胞包括：第一沟槽栅、第二沟槽栅、第三沟槽栅和接触孔；其中每个元胞的第二沟槽栅与在第一方向上相邻一个元胞的第一沟槽栅为相互重合的同一沟槽栅；所述第一沟槽栅与所述第二沟槽栅平行设置，所述第三沟槽栅和接触孔置于所述第一沟槽栅与所述第二沟槽栅之间；所述第一方向为垂直所述第一沟槽栅与所述第二沟槽栅的方向；所述第二方向为平行所述第一沟槽栅与所述第二沟槽栅的方向；其中，所述接触孔至所述第一沟槽栅、第二沟槽栅的间距均不小于第一最小间距；所述第三沟槽栅至所述第一沟槽栅、第二沟槽栅的间距均不小于第二最小间距；所述接触孔至所述元胞内的第三沟槽栅的间距以及距相邻元胞内的第三沟槽栅的间距均不小于所述第一最小间距。