[实用新型]基于FPGA的混沌频率调制数字开关电源控制电路

权利要求书

1.一种基于FPGA的混沌频率调制数字开关电源控制电路，其特征在于：包括PID占空比参数计算电路、混沌序列产生电路、混沌信号处理电路、数字脉宽调制电路；所述PID占空比参数计算电路与数字脉宽调制电路进行电气连接；所述混沌序列产生电路与混沌信号处理电路进行电气连接；所述混沌信号处理电路与数字脉宽调制电路进行电气连接；所述数字脉宽调制电路与电路输出信号进行电气连接。

2.根据权利要求1所述基于FPGA的混沌频率调制数字开关电源控制电路，其特征在于：所述混沌序列产生电路中，延时下降沿一的输出端与数据选择器一的数据选择端口相连，数据选择器二的输出端与数据选择器一的“0”输入端相连，常数一混沌映射初始值与数据选择器一的“1”输入端相连，数据选择器一的输出端与混沌映射函数电路的输入端和数据选择器二的“1”输入端相连，混沌映射函数电路的输出端与数据选择器二的“0”输入端相连，数据选择器二的数据选择端与数字比较器脉宽调制电路的比较器一的输出端相连，数据选择器二的输出端即混沌序列Nc与混沌信号处理电路相连；每当比较器一的输出端为低电平即一个新的开关周期开始时，生成一个新的混沌数Nc。

3.根据权利要求1所述基于FPGA的混沌频率调制数字开关电源控制电路，其特征在于：所述混沌信号处理电路中，数据选择器二的输出端即混沌序列与数据总线一的输入端相连，数据总线一的输出端与乘法器一的一个输入端相连，常数二混沌频率调制度参数Re与乘法器一的另一个输入端相连，乘法器一的输出端与数据选择器三的“0”输入端相连，常数三固定周期偏移值N’与数据选择器三的“1”输入端相连，输入信号In2即混沌频率调制开关信号与数据选择器三的数据选择端口相连，数据选择器三的输出端与加法器一的一个输入端相连，常数四周期加数N与加法器一的另一个输入端相连，加法器一的输出端与延时单元一的输入端相连，延时单元一的输出端即开关周期数N_T与数字脉宽调制电路相连；当输入信号In2即混沌频率调制开关信号为高电平时，开关周期数N_T为固定值N’+N，则开关频率为固定值f/(N’+N),其中f为累加器的工作时钟，当输入信号In2即混沌频率调制开关信号为低电平时，开关周期数N_T为混沌变化值Nc·Re+N，则开关频率为混沌调制值f/(Nc·Re+N)，每个新的开关周期，由Nc决定开关频率，Re的大小决定了频率调制度，Re越大开关频率变化范围越大。

4.根据权利要求1所述基于FPGA的混沌频率调制数字开关电源控制电路，其特征在于：所述的PID占空比参数计算电路和数字脉宽调制电路中，电源反馈信号与PID占空比参数计算电路的输入端相连，PID占空比参数计算电路的输出端即占空比参数D与比较器二的“b”输入端相连,累加器的输出端与比较器二的“a”输入端和比较器一的“b”输入端相连，比较器二的输出端与累加器的复位端相连，比较器一的“a”输入端与开关周期数N_T相连，比较器二的输出端与S-R触发器的“R”输入端相连，比较器一的输出端与S-R触发器的“S”输入端相连，S-R触发器的输出端Q即开关脉冲与电路的输出信号Out相连；当累加器的复位为0开始计数即一个新的开关周期开始时，开关脉冲输出高电平，一旦累加器大于占空比参数D,开关脉冲就锁定输出低电平直到累加器大于N_T，一个开关周期结束，然后累加器复位为0，开始一个新的开关周期。