[实用新型]3D-NAND闪存

说明书

一种3D‑NAND闪存，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错层叠的若干层绝缘层和若干层导电层；贯穿所述堆叠结构的沟道结构，所述沟道结构包括沟道牺牲层和沟道复合层，所述沟道复合层在垂直于半导体衬底的方向上连续分布，沟道牺牲层位于所述沟道复合层和所述绝缘层之间，且沟道牺牲层在垂直于所述半导体衬底的方向上被所述导电层隔断。所述3D‑NAND闪存的性能得到提高。

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种3D-NAND闪存。

背景技术

快闪存储器(Flash Memory)又称为闪存，闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因此成为非挥发性存储器的主流存储器。根据结构的不同，闪存分为非门闪存(NOR Flash Memory)和与非门闪存(NAND Flash Memory)。相比NOR Flash Memory，NAND Flash Memory能提供及高的单元密度，可以达到高存储密度，并且写入和擦除的速度也更快。

随着平面型闪存的发展，半导体的生产工艺取得了巨大的进步。但是目前平面型闪存的发展遇到了各种挑战：物理极限，如曝光技术极限、显影技术极限及存储电子密度极限等。在此背景下，为解决平面型闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维(3D)闪存应用而生，例如3D-NAND闪存。

然而，现有技术中形成的3D-NAND闪存的性能有待提高。

实用新型内容

本实用新型解决的问题是提供一种3D-NAND闪存，以提高3D-NAND闪存的性能。

为解决上述问题，本实用新型提供一种3D-NAND闪存，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错层叠的若干层绝缘层和若干层导电层；贯穿所述堆叠结构的沟道结构，所述沟道结构包括沟道牺牲层和沟道复合层，所述沟道复合层在垂直于半导体衬底的方向上连续分布，沟道牺牲层位于所述沟道复合层和所述绝缘层之间，且沟道牺牲层在垂直于所述半导体衬底的方向上被所述导电层隔断。

可选的，所述沟道牺牲层的材料为氧化硅、氮氧化硅、碳氧化硅或高K介质材料。

可选的，所述沟道牺牲层的厚度为第一尺寸；所述沟道结构在具有沟道牺牲层的位置处对应的直径为第二尺寸，第一尺寸为第二尺寸的2％～30％。

可选的，所述第二尺寸为50纳米～500纳米；所述沟道牺牲层的厚度为1纳米～50纳米。

可选的，所述沟道复合层包括本征栅介质层和位于所述本征栅介质层表面的沟道层，且所述本征栅介质层位于所述沟道层和所述沟道牺牲层之间。

可选的，所述本征栅介质层包括阻挡介质层、捕获电荷层和隧穿介质层，所述阻挡介质层、捕获电荷层和隧穿介质层在垂直于沟道结构侧壁且自沟道结构外至沟道结构内的方向上依次层叠。

可选的，还包括：位于所述沟道复合层和所述半导体衬底之间的衬底延伸层。

可选的，所述沟道牺牲层还位于所述衬底延伸层的部分表面；所述衬底延伸层部分表面的沟道牺牲层和所述沟道结构侧部底层的沟道牺牲层连接且呈“L”形。

与现有技术相比，本实用新型的技术方案具有以下优点：

本实用新型技术方案提供的3D-NAND闪存中，所述沟道结构包括沟道牺牲层和沟道复合层。所述沟道牺牲层在垂直于所述半导体衬底的方向上被所述导电层隔断，即所述导电层沿延伸至相邻层的沟道牺牲层之间。因此，当所述沟道结构在具有沟道牺牲层的位置处的直径一定的情况下，能够使得导电层在横向方向的尺寸较大。这样使得利于导电层在纵向充分生长，导电层在封口处中不易出现缝隙。综上，提高了3D-NAND闪存的性能。

附图说明