[实用新型]集成电路芯片

说明书

本公开是关于一种集成电路芯片，包括衬底、多层导电层、熔断器、介电层和闩锁电路；其中，相邻的导电层之间设置有介电层，所述衬底和与其相邻的导电层之间设置有介电层，所述介电层上设置有接触孔；熔断器位于第一介电层上的接触孔中，所述第一介电层为多层所述介电层中的任一层介电层；闩锁电路设置在所述衬底上，和所述熔断器连接。在集成电路芯片测试时，触发闩锁效应，使得闩锁电路中的电流不断增大，直至烧断熔断器，实现了对熔断器测试时的熔断。并且在测试多个熔断器时，只需顺序触发每个熔断器的闩锁电路即可，提升了测试效率，节约了测试时间。

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种集成电路芯片。

背景技术

随着技术的发展和进步，集成电路的应用越来越广泛，在集成电路中往往包括大量的熔断器。

目前，集成电路中使用的熔断器通常为栅极氧化物熔断器，栅极氧化物熔断器在熔断前为开路状态，在熔断时需要在导电栅和重掺杂层之间施加大的电压差，以熔断熔断器。

在进行集成电路测试时，需要对熔断器进行熔断测试，栅极氧化物熔断器熔断效率低，导致测试时间长，测试效率低。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种集成电路芯片，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的集成电路测试时间长，测试效率低的问题。

根据本公开的一个方面，提供一种集成电路芯片，包括：

衬底；

多层导电层，其中，相邻的导电层之间设置有介电层，所述衬底和与其相邻的导电层之间设置有介电层，所述介电层上设置有接触孔；

熔断器，位于第一介电层上的接触孔中，所述第一介电层为多层所述介电层中的任一层介电层；

闩锁电路，设置在所述衬底中，和所述熔断器连接。

根据本公开的一实施方式，所述第一介电层为多层所述介电层中最上层的介电层，其中，靠近所述衬底为底层，远离所述衬底为上层。

根据本公开的一实施方式，所述集成电路芯片还包括：

连接器，位于第二介电层中的接触孔中，所述第二介电层为位于所述第一介电层和所述衬底之间的介电层。

根据本公开的一实施方式，所述接触孔为通孔，所述第一接触孔的横截面积小于所述第二接触孔的横截面积。

根据本公开的一实施方式，所述熔断器的电阻大于所述连接器的电阻。

根据本公开的一实施方式，第一导电层连接有电源，用于接收电源信号，所述第一导电层为位于所述第一介电层远离所述衬底一侧的导电层。

根据本公开的一实施方式，第二导电层连接有断路检测装置，所述断路检测装置用于检测所述熔断器是否被熔断，所述第二导电层为位于所述第一介电层靠近所述衬底一侧的导电层。

根据本公开的一实施方式，所述熔断器为金属熔断器。

根据本公开的一实施方式，多层所述导电层和所述衬底相互平行设置。

根据本公开的一实施方式，所述集成电路芯片还包括：

钝化层，位于远离衬底的第一导电层的表面，所述第一导电层为多层所述导电层中最上层的导电层。