[实用新型]一种半导体器件

说明书

本实用新型提供一种半导体器件，其包括：半导体衬底；多个浅沟槽隔离结构，位于半导体衬底中并定义出一有源区；多个栅沟槽，位于有源区中；多个掩埋栅结构，位于多个栅沟槽中；以及漏区，位于多个掩埋栅结构之间，其中，各个掩埋栅结构包括：栅电介质层，覆盖栅沟槽的底表面和侧壁；功函数层，位于栅电介质层之上；以及栅导电层，覆盖功函数层并填充栅沟槽，其中，功函数层包括第一功函数层和第二功函数层，第一功函数层至少覆盖栅沟槽的底表面，第二功函数层从第一功函数层延续并与栅沟槽的侧壁重叠，第二功函数层具有比第一功函数层低的功函数。本实用新型改善了栅诱导漏极泄漏(GIDL)发生的可能性，提高了MOSFET的可靠性，进而提升产品良率。

技术领域

本实用新型涉及半导体领域，特别涉及一种半导体器件。

背景技术

栅极诱导漏极漏电流效应(GIDL)是金属-氧化物半导体场效应晶体管(MOSFET)主要的断态漏电流。MOSFET栅极关态(NMOS栅极接负电压，PMOS栅极接正电压)而漏极接电压(NMOS漏极接正电压，PMOS漏极接负电压)时，漏端杂质扩散层与栅极重叠部分靠近界面处的能带发生强烈的弯曲，表面形成反型层，而耗尽层非常窄，导带电子和价带孔穴发生带-带隧穿效应(Band-to-Band Tunneling,BTBT)，从而形成漏极漏电流。

由于动态随机存取内存(DRAM)芯片设计朝着纳米方向发展，随着尺寸的缩小，栅/漏极之间很容易出现GIDL，因此如何对MOSFET器件中的GIDL进行改善是目前研究的重要方向。

需注意的是，前述背景技术部分公开的信息仅用于加强对本实用新型的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本实用新型目的是提供一种半导体器件及其制造方法，用以解决半导体器件中栅/漏极区域氯原子残留而导致GIDL的问题。

为了实现上述目的，本实用新型采用如下技术方案：

一种半导体器件，包括：

半导体衬底；

多个浅沟槽隔离结构，位于所述半导体衬底中并定义出一有源区；

多个栅沟槽，位于各个所述有源区中；

多个掩埋栅结构，位于所述多个栅沟槽中；

以及

漏区，位于所述多个掩埋栅结构之间，

其中，各个所述掩埋栅结构包括：

栅电介质层，覆盖所述栅沟槽的底表面和侧壁；

功函数层，位于所述栅电介质层之上；以及

栅导电层，覆盖所述功函数层并填充所述栅沟槽，

其中，所述功函数层包括第一功函数层和第二功函数层，所述第一功函数层至少覆盖所述栅沟槽的底表面，所述第二功函数层从所述第一功函数层延续并与所述栅沟槽的侧壁重叠，所述第二功函数层具有比所述第一功函数层低的功函数。

根据本实用新型的一个实施方式，所述漏区具有与所述第二功函数层部分重叠的深度。

根据本实用新型的一个实施方式，还包括覆盖层，所述覆盖层位于所述栅沟槽中并覆盖所述栅导电层和所述功函数层。

根据本实用新型的一个实施方式，还包括多晶硅层，所述多晶硅层位于所述漏区之上。

根据本实用新型的一个实施方式，所述第一功函数层包括未掺杂氢的氮化钛，所述第二功函数层包括掺杂氢的氮化钛。