[实用新型]集成电路存储器

说明书

本实用新型提供了一种集成电路存储器，通过在对应同一有源区的两条字线之间的沟槽隔离结构中形成绝缘结构，且所述绝缘结构的材料的介电常数小于所述沟槽隔离结构的材料的介电常数，从而减小了对应同一有源区的两条所述字线之间的寄生电容，提高了集成电路存储器的性能和稳定性。

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种集成电路存储器。

背景技术

现有的集成电路存储器芯片通常包括若干个存取晶体管，为了缩小集成电路存储器的面积以达到最大的集成化，通常采用沟槽型的晶体管结构，且可以在一个有源区中制作两个共用漏极的晶体管以进一步缩小面积且降低生产成本。但是这样一来，两个晶体管之间的距离非常近，其字线之间会产生较大的寄生电容，影响器件的性能和稳定性。

实用新型内容

本实用新型的目的在于提供一种集成电路存储器，通过减小对应同一有源区的两个字线之间的电介质的介电常数来降低这两个字线之间的寄生电容，从而改善器件的性能和稳定性。

为了达到上述目的，本实用新型提供了一种集成电路存储器，其特征在于，所述集成电路存储器包括：

衬底，所述衬底中形成有若干沟槽隔离结构，所述沟槽隔离结构定义出多个有源区，

多条平行排布的字线，形成于所述衬底中，并且所述字线与相应的所述有源区相交并延伸至所述沟槽隔离结构中，每个所述有源区均与两条所述字线相交；

多个绝缘结构，形成在所述沟槽隔离结构中，并位于对应同一有源区的两条字线之间，且所述绝缘结构的材料的介电常数小于所述沟槽隔离结构的材料的介电常数。

可选的，多个所述有源区呈阵列式排布，并且同一列中的多个所述有源区均与相同的两条字线相交，以使同一列中相邻的两个所述有源区与所述两条字线围绕出一绝缘区域在所述沟槽隔离结构中，所述绝缘结构形成在所述沟槽隔离结构的所述绝缘区域中。

可选的，所述绝缘结构包括形成于一绝缘沟槽中的绝缘材料层，所述绝缘材料层的材料的介电常数小于4。

可选的，所述绝缘结构还包括应力缓冲层，所述应力缓冲层覆盖所述绝缘沟槽的侧壁及底壁，所述绝缘材料层形成于所述应力缓冲层上并填充所述绝缘沟槽。

可选的，所述绝缘材料层的材料包括游离氧化硅材料、硅碳氧化物、氟硅玻璃、掺碳玻璃及有机聚合物中的一种或多种。

可选的，在所述字线的延伸方向上，相邻两个所述绝缘结构之间相隔一个所述有源区。

可选的，所述有源区用于形成所述集成电路存储器的两个存储单元，每个所述有源区中均形成有一漏区和两个源区，两个所述源区分别位于所述漏区的两侧，每个所述存储单元中具有一个存取晶体管，两个所述存取晶体管共用所述漏区。

在本实用新型提供的集成电路存储器中，通过在对应所述有源区的两条字线之间的沟槽隔离结构中形成绝缘结构，且所述绝缘结构的材料的介电常数小于所述沟槽隔离结构的材料的介电常数，从而减小了同一有源区对应的两条所述字线之间的寄生电容，提高了集成电路存储器的性能和稳定性。

附图说明

图1为本实用新型实施例提供的集成电路存储器的俯视图；

图2为本实用新型实施例提供的集成电路存储器图1中D-D’沿高度方向剖切开得到的局部剖视图；

图3为本实用新型实施例提供的集成电路存储器的形成方法的流程图；

图4-图12为本实用新型实施例提供的采用所述集成电路存储器的形成方法形成的半导体结构的局部剖视图；

其中，附图标记如下：