[实用新型]三维存储器

说明书

本实用新型提供一种三维存储器，包括阶梯结构，所述阶梯结构具有多个台阶，每个台阶包括从上到下交替堆叠的至少一栅极层和至少一介质层，至少其中之一所述栅极层的边缘构成所述台阶的顶表面，所述台阶的顶表面上形成有导电层，所述导电层上连接有接触部。与现有技术相比，由于栅极层上覆盖有导电层，导致栅极层的厚度更厚，不容易被蚀穿，因此发生刻蚀穿通的风险大为降低。

技术领域

本实用新型主要涉及半导体制造领域，尤其涉及一种三维存储器。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的栅极层引出接触部。这些栅极层作为存储阵列的字线，执行编程、擦写、读取等操作。

在3D NAND闪存的制作过程中，在阶梯区的各级阶梯结构上刻蚀形成接触孔，然后填充接触孔，从而引出栅极层的电信号。在实际生产过程中，由于3D-NAND闪存阶梯层数多，在接触孔刻蚀步骤中，为了保证下层阶梯能够被顺利引出，上层阶梯容易被过刻蚀(OverEtch)，出现刻蚀穿通(Punch Through)，导致栅极金属层之间相互短接，降低产品良率。

为了解决上述问题，往往需要进行多次光照和刻蚀，从而降低每次刻蚀时的深度差。

实用新型内容

本实用新型要解决的技术问题是一种三维存储器，可以克服字线连接区的刻蚀缺陷等问题，且不必进行多次光照和刻蚀。

为解决上述技术问题，本实用新型提供了一种三维存储器，包括阶梯结构，所述阶梯结构具有多个台阶，每个台阶包括从上到下交替堆叠的至少一栅极层和至少一介质层，至少其中之一所述栅极层的边缘构成所述台阶的顶表面，所述台阶的顶表面上形成有导电层，所述导电层上连接有接触部。

在本实用新型的一实施例中，相邻台阶的所述导电层在所述堆叠结构的底面上的投影首尾相连。

在本实用新型的一实施例中，所述导电层与栅极层的材质相同。

在本实用新型的一实施例中，所述导电层与栅极层的材质都是钨或钴。

在本实用新型的一实施例中，所述导电层的厚度为10-100nm。

在本实用新型的一实施例中，在所述台阶的顶表面上形成导电层的方法为物理气相沉积、金属溅射或金属蒸镀。

在本实用新型的一实施例中，所述阶梯结构还包括贯穿所述阶梯结构的虚拟沟道孔。

在本实用新型的一实施例中，在导电层上连接接触部的方法包括：在阶梯结构上覆盖绝缘层，对所述阶梯结构上覆盖的所述绝缘层进行刻蚀，以在所述阶梯结构的各个台阶的顶表面形成露出所述栅极层的若干接触孔。

在本实用新型的一实施例中，在阶梯结构上覆盖绝缘层还包括平坦化所述绝缘层。

在本实用新型的一实施例中，所述阶梯结构的下方还包括外围电路器件。

与现有技术相比，本实用新型具有以下优点：本实用新型提供了一种三维存储器，三维存储器的半导体器件中包括核心区和阶梯区，阶梯区具有阶梯结构，阶梯结构具有多个台阶，每个台阶包括从上到下交替堆叠的至少一栅极层和至少一介质层，至少其中之一栅极层的边缘构成台阶的顶表面，台阶的顶表面上形成有导电层，导电层上连接有接触部。可以看到，由于栅极层上覆盖有导电层，导致栅极层的厚度更厚，不容易被蚀穿，因此发生刻蚀穿通的风险大为降低。

附图说明

为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明，其中：