[实用新型]半导体器件

说明书

半导体器件具有布线衬底，布线衬底上安装有半导体芯片。布线衬底的布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有电源电位。布线层具有布线。该布线具有在截面图中沿“X”方向延伸的主布线单元和沿“Y”方向延伸的多个子布线单元，并且被供给有参考电位。子布线单元和子布线单元具有端部单元和在与端部单元相对的一侧的端部单元，并且沿“X”方向交替布置在主布线单元之间。过孔布线耦合到端部单元。

技术领域

本实用新型涉及一种半导体器件，并且涉及一种适用于半导体器件的有效技术，所述半导体器件包括驱动在高速下操作的电路的电源电路。

背景技术

例如，日本未审查专利申请公开No.2011-165858公开了一种半导体器件，其中安装在布线衬底上的半导体芯片通过多条导线电耦合到布线衬底。日本未审查专利申请公开No.2011-165858公开了通过在平面图中在用于供给接地电压的梳形接地焊盘之间布置用于供给电源的多个电源焊盘，可以减小寄生电感。

实用新型内容

由于半导体芯片具有高性能，因此需要一些技术来减小部件尺寸，实现电路的高速操作，或者由于电路驱动电压的降低而降低功耗。本发明人进行了技术开发以改善半导体器件的性能。作为其一部分，已经研究了向安装在布线衬底上的半导体芯片供给电源电压的电路中的噪声的降低，并且已经发现存在改进的空间。

例如，半导体芯片中的端部的布置间距变窄，而安装有半导体芯片的布线衬底中的通孔的布置间距不能充分地变窄。在这种情况下，具有窄布线宽度的部分插入在用于耦合半导体芯片的端部和布线衬底的通孔的布线路径中。在具有窄布线宽度的部分中电阻高。

任何其他目的和新特征将从本说明书和附图的详细描述中显而易见。

根据本公开的实施例，提供一种半导体器件，其特征在于，包括：半导体芯片，所述半导体芯片具有第一表面、在与所述第一表面相对的一侧上的第一背表面以及布置在所述第一表面上的多个电极；和布线衬底，所述布线衬底具有第一主表面、第二主表面、第一布线层和第二布线层，所述第一主表面上安装有所述半导体芯片，所述第二主表面在与所述第一主表面相对的一侧上，所述第一布线层形成在所述第一主表面和所述第二主表面之间，所述第二布线层形成在所述第一布线层和所述第二主表面之间并且在与所述第一主表面交叉的方向上的截面图中与所述第一布线层相邻，其中，所述第一布线层具有：第一布线，所述第一布线具有第一主布线单元和多个第一子布线单元，所述第一主布线单元在截面图中在第一方向上延伸，所述多个第一子布线单元在与所述第一方向交叉的第二方向上延伸并与所述第一主布线单元交叉，并且所述第一布线被供给有第一电位，第二布线，所述第二布线具有第二主布线单元和多个第二子布线单元，所述第二主布线单元在所述截面图中在所述第一方向上延伸，所述多个第二子布线单元在所述第二方向上延伸并与所述第二主布线单元交叉，并且所述第二布线被供给有与所述第一电位不同的第二电位，其中，所述第一布线的所述第一子布线单元和所述第二布线的所述第二子布线单元：具有第一端部单元和在与所述第一端部单元相对的一侧上的第二端部单元，所述第一端部单元和所述第二端部单元在所述第二方向上穿过所述第一主布线单元或所述第二主布线单元，并且沿所述第一方向交替布置在所述第一主布线单元和所述第二主布线单元之间，其中，所述第二布线具有：第一导体图案，所述第一导体图案与所述第二布线的所述第二主布线单元和所述第一布线的所述第一子布线单元的所述第一端部单元交叠，并且在所述第一方向上延伸，和第二导体图案，所述第二导体图案与所述第一布线的所述第一主布线单元和所述第二布线的所述第二子布线单元的所述第二端部单元交叠，其中，所述第一子布线单元的所述第一端部单元通过多个第一过孔而与所述第一导体图案电耦合，以及其中，所述第二子布线单元的所述第二端部单元通过多个第二过孔而与所述第二导体图案电耦合。