[实用新型]一种用于SDIO接口的信号完整性调节电路

说明书

本实用新型涉及一种用于SDIO接口的信号完整性调节电路，所述调节电路用于对两个SDIO接口之间的信号进行匹配和调节，两个SDIO接口之间存在多个传输不同的、符合SDIO接口规范信号的信号线缆，所述多个信号线缆分别与两个SDIO接口上的相应连接端连接，所述信号线缆包括其两端分别连接在两个SDIO接口的时钟连接端上的时钟信号线缆，所述时钟信号线缆通过串接在其上的、用于在其传输的信号完整性不符合规定时调节信号的线路调节单元连接所述两个SDIO接口的时钟端。实施本实用新型的一种用于SDIO接口的信号完整性调节电路，具有以下有益效果：其在高速传输数据或环境恶劣时可以调节时钟信号，改进传输不稳定的情况。

技术领域

本实用新型涉及信号处理，更具体地说，涉及一种用于SDIO接口的信号完整性调节电路。

背景技术

SDIO协议通常用于处理器和外设之间或处理器与设备内部的功能单元之间的数据及指令传输。例如，处理器和外接或内部的SD存储设备之间、处理器和无线通讯单元之间等等。现有的SDIO协议的数据传输速度较快，这意味着其时钟的频率较高。但是，在几乎所有的SDIO接口的推荐电路中，都没有针对其中的时钟传输线路进行调节，而是将两个SDIO接口的时钟端通过线缆或印制板上的印制线直接连接在一起。这种设置虽然简单，在理论上没有任何问题，并且在大多数情况下也能够正常工作，但是，在一些较为特殊的情况下，可能会出现问题，例如，电路板设计不够完美，使得信号的完整性较差、需要在接近最高传输速率附近传输数据等等，这些情况下就会出现信号完整性的问题，严重时可能导致整个设备失效。因此现有技术中存在高速传输或环境恶劣时，可能会出现数据传输不稳定的问题。而此时，由于电路板设计已经完成，很可能会出现不能调试或调节的情况。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述在高速传输数据或环境恶劣时可能出现传输不稳定，甚至失效的缺陷，提供在高速传输数据或环境恶劣时可以调节时钟信号，改进传输不稳定的一种用于SDIO接口的信号完整性调节电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种用于SDIO接口的信号完整性调节电路，所述调节电路用于对两个SDIO接口之间的信号进行匹配和调节，所述两个SDIO接口之间存在多个传输不同的、符合SDIO接口规范信号的信号线缆，所述多个信号线缆分别与两个SDIO接口上的相应连接端连接，所述信号线缆包括其两端分别连接在两个SDIO接口的时钟连接端上的时钟信号线缆，所述时钟信号线缆通过串接在其上的、用于在其传输的信号完整性不符合规定时调节信号的线路调节单元连接所述两个SDIO接口的时钟端。

更进一步地，所述线路调节单元包括串接在所述时钟信号线缆上的第一电阻和连接所述第一电阻一端与地电位之间的第一电容。

更进一步地，所述第一电容包括两个，分别由所述第一电阻两端连接到地电位。

更进一步地，所述信号线缆还包括用于传输指令的指令传输线缆和多个用于传输数据信号的数据传输线缆；所述指令传输线缆和数据传输线缆分别连接在两个SDIO接口上的相应的连接端上。

更进一步地，所述指令传输线缆为一条，所述数据传输线缆为四条。

更进一步地，还包括分别由所述指令传输线缆和所述多个数据传输线缆连接到电源正端的多个线路匹配电阻，所述线路匹配电阻与所述指令传输线缆和每条数据传输线缆一一对应。

实施本实用新型的一种用于SDIO接口的信号完整性调节电路，具有以下有益效果：由于在连接SDIO接口的时钟端的传输线缆(可以是实际的线缆，也可以是由电路板上的印制线形成的传输线缆)上设置有线路调节电路，在通常不需要进行调节时，可以将其短路或开路，并不会影响正常的时钟数据的传输；而在时钟信号的完整性出现问题时，可以对上述线路调节单元中的元件的参数进行调节或更换元件，实现对时钟信号的完整性的调节。因此，其在高速传输数据或环境恶劣时可以调节时钟信号，改进传输不稳定的情况。

附图说明