[实用新型]一种基于PCI总线接口的高速存储缓冲结构

说明书

本实用新型涉及基于PCI总线接口的高速存储缓冲结构，包括依次连接的FIFO一级缓存单元、二级缓存单元和FIFO三级缓存单元，所述FIFO一级缓存单元的输入端接高速PCI总线，所述FIFO三级缓存单元的输出端接低速设备。本实用新型满足了高速通讯和低速设备兼容性问题，将高速数据流进行缓冲以满足低速设备的响应时间。

技术领域

本实用新型属于航空测控领域的一种高速存储架构，可应用于机载高速数据通讯缓冲，高速模拟量采集缓冲，视频信号传输缓冲等。其最终目的是实现了将高速数据流进行缓冲去控制低速从属设备，满足了高速通讯和低速设备之间的兼容性问题。

背景技术

早期的ISA总线，其工作频率只有8MHz，数据宽度为16bit。其 CPU资源占用太高，通信带宽很窄，已经不能满足日益发展的通讯需求。

1991年由INTEL公司提出的PCI总线通讯技术完全打破了ISA总线的技术瓶颈，其总线接口可扩展到64bit，操作频率可达33MHz，其带宽为264MB/S。

随着PCI技术的日趋成熟，PCI总线已经应用到民用领域、工业现场、军工测控领域，航空测控领域等。在高速PCI接口的技术基础上，航空测控领域也逐步诞生了一些高速通讯技术和大容量的数据采集。例如1553B通信由原来的1Mbps已经提高到4Mbps。光电雷达的数据采样达到上G的采样要求，而人机交互的从属设备又属于低速设备。为了保证高速通讯数据的可靠传输，低速从属设备又能可靠响应，为此，本实用新型设计了一种基于PCI总线接口的高速存储缓冲结构。

发明内容

为了满足高速通讯和低速设备兼容性问题，本实用新型提供一种基于PCI总线接口的高速存储缓冲结构，将高速数据流进行缓冲以满足低速设备的响应时间。

本实用新型的技术解决方案：

一种基于PCI总线接口的高速存储缓冲结构，其不同之处在于：包括依次连接的FIFO一级缓存单元、二级缓存单元和FIFO三级缓存单元，所述FIFO一级缓存单元的输入端接高速PCI总线，所述FIFO 三级缓存单元的输出端接低速设备。

进一步的，所述二级缓存单元为带有自刷新模式的SDRAM存储器。二级缓存的主要目的一是为了防止一级缓存溢出造成数据丢失，因为FPGA内部RAM存储容量十分有限增加存储容量来缓存高速大容量数据流。

进一步的，SDRAM存储器选用镁光半导体的MT48LC128M4A2存储体，该存储体容量为128M。

进一步的，FIFO一级缓存单元的写入位宽与PCI总线位宽一样， FIFO一级缓存单元的读出位宽与SDRAM数据位宽一样；FIFO三级缓存单元的写入位宽和SDRAM存储器数据位宽一样，FIFO三级缓存单元的读出位宽和外部设备一样；三级缓存均使用高速主时钟进行写操作，除第三级缓存读操作的触发信号根据外部设备进行响应外，其余读操作也使用主时钟。

本发明的有益效果：

1、本实用新型解决了高速PCI总线通讯与低速设备响应之间的兼容性问题。

2、本实用新型解决了单纯SDRAM存储，偶发数据帧丢失问题。

3、本实用新型解决了单纯FIFO存储，数据容量不够问题。

4、本实用新型的结构为航空测控领域的特殊性，整个结构体积小、重量轻、价格低廉、操作简单、存储容量大，最主要的是能进行高速操作。

5、本实用新型在航空测控领域具有普遍使用性。

附图说明

图1为本实用新型的结构示意图。

具体实施方式