[实用新型]一种全差分开关电容比较器

说明书

本实用新型公开了一种全差分开关电容比较器，是由六只开关、两个电容和一个比较器组成，其中：在正向电压的输入端与正向电压的输出端之间依次串联有第一开关、第一电容和比较器的正输入端，在反向电压的输入端与反向电压的输出端之间依次串联有第二开关、第二电容和比较器的负输入端，并且，在第一开关与第一电容之间、第一电容与比较器的正输入端之间、第二开关与第二电容之间、第二电容与比较器的负输入端之间分别并联有一开关支路。本实用新型具有高精度、低功耗、电路结构简单、占用面积小等优点，可满足模数转换器对高速、高精度和低功耗的性能要求。

技术领域

本实用新型是涉及一种全差分开关电容比较器，属于微电子技术领域。

背景技术

近年来，高速高精度低功耗模拟数字转换器(ADC)在无线通信、测量仪器、高清电视等应用中有着广泛应用，而比较器是ADC的核心模块之一，比较器的响应速度直接决定了ADC的转换速度，而比较器的失调情况则会影响ADC的信噪比(SNR)、无杂散动态范围(SFDR)、非线性误差等特性。因此，在高速高精度ADC中，高性能的比较器始终是整个ADC系统的设计难点之一，比较器较大的失调电压会造成ADC的转换错误；比较器速度不够，则不能在要求的时间内完成正确的比较输出，出现亚稳态输出，因此，本领域急需开发一种能满足模拟数字转换器(ADC)对高速、高精度和低功耗要求的高性能比较器。

实用新型内容

针对现有技术存在的上述问题和需求，本实用新型的目的是提供一种全差分开关电容比较器，以满足模拟数字转换器(ADC)对高速、高精度和低功耗的要求。

为实现上述目的，本实用新型采用的技术方案如下：

一种全差分开关电容比较器，是由六只开关、两个电容和一个比较器组成，其中：在正向电压的输入端与正向电压的输出端之间依次串联有第一开关、第一电容和比较器的正输入端，在反向电压的输入端与反向电压的输出端之间依次串联有第二开关、第二电容和比较器的负输入端，并且，在第一开关与第一电容之间、第一电容与比较器的正输入端之间、第二开关与第二电容之间、第二电容与比较器的负输入端之间分别并联有一开关支路。

作为优选方案，六只开关均为NMOS开关。

作为优选方案，两个电容相对称且电容值相等。

作为优选方案，第三开关并联在第一开关与第一电容之间，第四开关并联在第二开关与第二电容之间，第五开关并联在第一电容与比较器的正输入端之间，第六开关并联在第二电容与比较器的负输入端之间；并且，所述第三开关的输入端与正向参考电压相连接，所述第四开关的输入端与反向参考电压相连接，所述第五开关和第六开关的输入端均与共模偏置电压相连接。

作为进一步优选方案，第三开关、第四开关、第五开关和第六开关的栅极均与第一时钟信号相连接，第一开关和第二开关的栅极均与第二时钟信号相连接，且第一时钟信号与第二时钟信号为相反信号。

作为进一步优选方案，所述第二时钟信号是由第一时钟信号串接一反相器得到。

相较于现有技术，本实用新型的有益技术效果在于：

本实用新型提供的全差分开关电容比较器，通过采用全差分电路，不仅可以消除偶次谐波和共模干扰，具有高精度和低功耗优点，而且电路结构简单、占用面积小，因此，本实用新型可满足模数转换器对高速、高精度和低功耗的性能要求，具有明显工业应用价值。

附图说明

图1为本实用新型实施例提供的一种全差分开关电容比较器的电路结构示意图；

图2为本实用新型实施例提供的采样相电路结构示意图；

图3为本实用新型实施例提供的比较相电路结构示意图；

图4为本实用新型实施例提供的第二时钟信号的结构示意图。