[实用新型]一种全频段全制式信号干扰装置有效
| 申请号： | 201821798407.3 | 申请日： | 2018-11-02 |
| 公开（公告）号： | CN208924257U | 公开（公告）日： | 2019-05-31 |
| 发明（设计）人： | 牛增强;唐文成;李保庆;朱道伟;姜晓健;闻天 | 申请（专利权）人： | 济南爱我本克网络科技有限公司 |
| 主分类号： | H04K3/00 | 分类号： | H04K3/00 |
| 代理公司： | 济南诚智商标专利事务所有限公司 37105 | 代理人： | 李修杰 |
| 地址： | 250000 山东省济南市高*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基带单元 扫频 射频发射器 全频段 全制式 数字信号处理器 拨码开关 信号干扰 主控单元 屏蔽 存储器 解码 单元连接 频点信号 信号屏蔽 输出端 输入端 功耗 申请 电路 伤害 | ||
【权利要求书】：
1.一种全频段全制式信号干扰装置，其特征在于，信号干扰装置包括：扫频单元、基带单元、射频发射器、拨码开关和主控单元，主控单元分别与扫频单元、基带单元、射频发射器以及拨码开关连接，基带单元的输入端与扫频单元连接，基带单元的输出端与射频发射器连接；
扫频单元包括，扫描当前工作环境中公网信号频点并生成频点列表的第一数字信号处理器、存储频点列表的第一存储器；
基带单元包括，用于和主控单元进行连接的FPGA接口电路、用于解码的FPGA模块和第二数字信号处理器，FPGA模块的输入端与扫频单元连接，FPGA模块的输出端分别与第二数字信号处理器以及射频发射器连接。
2.根据权利要求1所述的一种全频段全制式信号干扰装置，其特征在于，第一数字信号处理器为直接数字式频率合成器DDS。
3.根据权利要求1所述的一种全频段全制式信号干扰装置，其特征在于，扫频单元和基带单元之间还设置有功率放大电路。
4.根据权利要求1所述的一种全频段全制式信号干扰装置，其特征在于，基带单元和射频发射器之间还设置有滤波电路。
5.根据权利要求1-4中任一所述的一种全频段全制式信号干扰装置，其特征在于，主控单元包括ARM芯片和用于数据缓存的第二存储器。
6.根据权利要求5的所述一种全频段全制式信号干扰装置，其特征在于，ARM芯片的型号为ARM921T。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于济南爱我本克网络科技有限公司，未经济南爱我本克网络科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821798407.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种录音干扰装置
- 下一篇：一种电表的RS485全双工通讯电路
