[实用新型]时钟占空比校准电路及半导体存储器

权利要求书

1.一种时钟占空比校准电路，其特征在于，包括：

传输电路，用于接收输入时钟信号和发送输出时钟信号，所述传输电路具有至少一组第一节点和第二节点；

第一上拉电路，连接于所述第一节点和电源电压之间，用于对所述第一节点充电；

第二上拉电路，连接于所述第二节点和所述电源电压之间，用于对所述第二节点充电；

第一上拉电流调节电路，连接所述第一上拉电路，用于通过改变所述第一节点的上拉电流，改变所述第一上拉电路对所述第一节点的充电速率，以调节所述输出时钟信号的占空比；

第二上拉电流调节电路，连接所述第二上拉电路，用于通过改变所述第二节点的上拉电流，改变所述第二上拉电路对所述第二节点的充电速率，以调节所述输出时钟信号的占空比。

2.如权利要求1所述的时钟占空比校准电路，其特征在于，所述传输电路包括多个串联的缓冲器，相邻的两个所述缓冲器之间连接有反相器；其中一所述反相器的输入端和输出端分别形成所述第一节点和第三节点，另一所述反相器的输入端和输出端分别形成所述第二节点和第四节点。

3.如权利要求2所述的时钟占空比校准电路，其特征在于，所述第一上拉电流调节电路包括：

第一根电流晶体管，所述第一根电流晶体管的源极和栅极连接一起形成第一连接点，所述第一连接点产生的第一根电流与所述第一节点的上拉电流成镜像电流；

第一开关晶体管，所述第一开关晶体管的漏极连接所述第一根电流晶体管的源极，所述第一开关晶体管的源极连接所述电源电压，以及所述第一开关晶体管的栅极接地；

第一根电流调节电路，连接所述第一连接点，用于根据第一上拉电流控制信号调节所述第一根电流。

4.如权利要求3所述的时钟占空比校准电路，其特征在于，所述第一上拉电路包括：

第一镜像晶体管，所述第一镜像晶体管的栅极连接所述第一连接点，所述第一镜像晶体管的漏极连接所述第一节点；

第二开关晶体管，所述第二开关晶体管的栅极连接所述第三节点，所述第二开关晶体管的漏极连接所述第一镜像晶体管的源极，所述第二开关晶体管的源极连接所述电源电压。

5.如权利要求2所述的时钟占空比校准电路，其特征在于，所述第二上拉电流调节电路包括：

第二根电流晶体管，所述第二根电流晶体管的源极和栅极连接一起形成第二连接点，所述第二连接点产生的第二根电流与所述第二节点的上拉电流成镜像电流；

第三开关晶体管，所述第三开关晶体管的漏极连接所述第二根电流晶体管的源极，所述第三开关晶体管的源极连接所述电源电压，以及所述第三开关晶体管的栅极接地；

第二根电流调节电路，连接所述第二连接点，用于根据第二上拉电流控制信号调节所述第二根电流。

6.如权利要求5所述的时钟占空比校准电路，其特征在于，所述第二上拉电路包括：

第二镜像晶体管，所述第二镜像晶体管的栅极连接所述第二连接点，所述第二镜像晶体管的漏极连接所述第二节点；

第四开关晶体管，所述第四开关晶体管的栅极连接所述第四节点，所述第四开关晶体管的漏极连接所述第二镜像晶体管的源极，所述第四开关晶体管的源极连接所述电源电压。

7.如权利要求1所述的时钟占空比校准电路，其特征在于，所述传输电路具有多组所述第一节点和所述第二节点，每个所述第一节点与一个所述第一上拉电路连接，每个所述第二节点与一个所述第二上拉电路连接。

8.一种半导体存储器，其特征在于，包括如权利要求1至7任一权利要求所述的时钟占空比校准电路。