[实用新型]一种半导体结构有效
| 申请号： | 201821952578.7 | 申请日： | 2018-11-21 |
| 公开（公告）号： | CN209447805U | 公开（公告）日： | 2019-09-27 |
| 发明（设计）人： | 乔彦聪;程海英;王敬;宋东波 | 申请（专利权）人： | 芜湖启迪半导体有限公司;清华大学 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L29/423;H01L29/20;H01L21/335 |
| 代理公司： | 芜湖安汇知识产权代理有限公司 34107 | 代理人： | 马荣 |
| 地址： | 241000 安徽省芜湖市弋江*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 栅电极 势垒层 半导体结构 沟道层 半导体器件技术 本实用新型 器件成品率 栅极可靠性 栅介质界面 薄势垒层 工艺窗口 刻蚀损伤 缓冲层 修复槽 栅侧壁 阻挡层 衬底 减小 | ||
1.一种半导体结构，其特征在于，所述半导体结构从下至上依次包括：
衬底；
缓冲层，位于所述衬底表面上；
沟道层，所述沟道层材料为GaN晶体或InGaN晶体；
阻挡层，所述阻挡层材料为AlN晶体；
厚势垒层，所述厚势垒层材料为InmAlnGa(1-m-n)N晶体，且Al组分的摩尔含量0.80≥n≥0.15，In组分的摩尔含量0.45≥m≥0，所述厚势垒层厚度不低于10nm，在所述厚势垒层形成有栅电极窗口，所述栅电极窗口的底部为所述沟道层或厚度不大于3nm的厚势垒层；
薄势垒层，所述薄势垒层为低Al组分的InxAlyGa(1-x-y)N晶体，厚度约为0.5～5nm，Al组分的摩尔含量0.15≥y≥0.01，In组分的摩尔含量0.3≥x≥0，位于所述栅电极窗口内，覆盖栅电极窗口的侧壁及底部；
P型栅极层，所述P型栅极层材料为P型导电GaN晶体或AlGaN晶体；
栅电极，所述栅电极位于栅电极窗口内，底部与P型栅极层接触。
2.如权利要求1所述半导体结构，其特征在于，所述半导体结构还包括：
分别位于所述栅电极窗口两侧的源电极窗口和漏电极窗口，所述源电极窗口及所述漏电极窗口的底部为所述沟道层或厚度不大于3nm的厚势垒层；
位于所述源电极窗口和漏电极窗口内的薄势垒层；
分别位于所述源电极窗口和漏电极窗口内、且侧壁及底部与薄势垒层接触的源电极和漏电极。
3.如权利要求1或2所述半导体结构，其特征在于，所述半导体结构还包括：
栅介质层，所述栅介质层位于所述P型栅极层和所述栅电极之间。
4.如权利要求1所述半导体结构，其特征在于，所述薄势垒层延伸到栅电极窗口两侧的厚势垒层上表面。
5.如权利要求1或4所述半导体结构，其特征在于，所述半导体结构还包括：
钝化层，所述钝化层位于源电极与栅电极之间、漏电极与栅电极之间的薄势垒层或厚势垒层上。
6.如权利要求1所述半导体结构，其特征在于，所述薄势垒层为N型导电晶体。
7.如权利要求3所述半导体结构，其特征在于，所述栅介质层为SiO2单层、Al2O3单层、Sc2O3单层、HfO2单层、Ta2O5单层、ZnO单层、氮化硅单层、氮氧化硅单层中的一种或多种复合叠层。
8.如权利要求5所述半导体结构，其特征在于，所述钝化层为SiN或AlN材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于芜湖启迪半导体有限公司;清华大学，未经芜湖启迪半导体有限公司;清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821952578.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体结构
- 下一篇：碳化硅UMOSFET器件
- 同类专利
- 专利分类
