[实用新型]移位寄存器单元、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括输出电路和储能电路；

所述输出电路分别与上拉节点、栅极驱动信号输出端和输出电压信号输入端连接，用于在所述上拉节点的电位的控制下，导通或断开所述栅极驱动信号输出端与所述输出电压信号输入端之间的连接；

所述储能电路分别与所述上拉节点和所述栅极驱动信号输出端连接，用于在栅极驱动信号输出阶段，控制所述上拉节点的电位，以使得所述输出电路导通所述栅极驱动信号输出端与所述输出电压信号输入端之间的连接。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述储能电路包括第一存储电容；

所述第一存储电容的第一端与所述上拉节点连接，所述第一存储电容的第二端与所述栅极驱动信号输出端连接。

3.如权利要求1所述的移位寄存器单元，其特征在于，还包括下拉节点复位电路，分别与下拉节点、所述栅极驱动信号输出端和下拉复位电压输入端连接，用于在所述栅极驱动信号输出端的控制下，导通或断开所述下拉节点与所述下拉复位电压输入端之间的连接。

4.如权利要求3所述的移位寄存器单元，其特征在于，所述下拉节点复位电路包括下拉节点复位晶体管；

所述下拉节点复位晶体管的栅极与所述栅极驱动信号输出端连接，所述下拉节点复位晶体管的第一极与所述下拉节点连接，所述下拉节点复位晶体管的第二极与所述下拉复位电压输入端连接。

5.如权利要求1所述的移位寄存器单元，其特征在于，所述输出电路包括输出晶体管，所述输出晶体管的栅极与所述上拉节点连接，所述输出晶体管的第一极与所述输出电压信号输入端连接，所述输出晶体管的第二极与所述栅极驱动信号输出端连接。

6.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，所述输出电压信号输入端为输出时钟信号输入端。

7.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，还包括输出复位电路、上拉节点控制电路和下拉节点控制电路；

所述输出复位电路分别与下拉节点、所述栅极驱动信号输出端和第一电压输入端连接，用于在所述下拉节点的电位的控制下，导通或断开所述栅极驱动信号输出端与所述第一电压输入端之间的连接；

所述上拉节点控制电路与所述上拉节点连接，用于控制所述上拉节点的电位；

所述下拉节点控制电路与所述下拉节点连接，用于控制所述下拉节点的电位。

8.如权利要求7所述的移位寄存器单元，其特征在于，所述上拉节点控制电路还分别与下拉节点、相邻上一级栅极驱动信号输出端、相邻下一级栅极驱动信号输出端、正向扫描控制端和反向扫描控制端连接，用于在所述下拉节点的控制下，控制导通或断开所述上拉节点与第一电压输入端之间的连接，在所述相邻上一级栅极驱动信号输出端的控制下，控制导通或断开所述正向扫描控制端与所述上拉节点之间的连接，在所述相邻下一级栅极驱动信号输出端的控制下，控制导通或断开所述反向扫描控制端与所述上拉节点之间的连接。

9.如权利要求8所述的移位寄存器单元，其特征在于，所述上拉节点控制电路包括第一上拉控制晶体管、第二上拉控制晶体管和第三上拉控制晶体管；

所述第一上拉控制晶体管的栅极与所述相邻上一级栅极驱动信号输出端连接，所述第一上拉控制晶体管的第一极与所述上拉节点连接，所述第二上拉控制晶体管的第二极与正向扫描控制端连接；

所述第二上拉控制晶体管的栅极与所述相邻下一级栅极驱动信号输出端连接，所述第二上拉控制晶体管的第一极与反向扫描控制端连接，所述第二上拉控制晶体管的第二极与所述上拉节点连接；

所述第三上拉控制晶体管的栅极与所述下拉节点连接，所述第三上拉控制晶体管的第一极与所述上拉节点连接，所述第三上拉控制晶体管的第二极与第一电压输入端连接。