[实用新型]一种减少电压差的存储器字线选择电路及芯片和存储器有效
| 申请号： | 201821978818.0 | 申请日： | 2018-11-28 |
| 公开（公告）号： | CN209118770U | 公开（公告）日： | 2019-07-16 |
| 发明（设计）人： | 张登军;安友伟;余作欢;李建球;杨小龙;刘大海;张亦锋;李迪;陈晓君;逯钊琦 | 申请（专利权）人： | 合肥博雅半导体有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 陈慧华 |
| 地址： | 230012 安徽省合肥市新站区当涂北路5*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 漏极 电压差 本实用新型 存储器字 存储器 线选择 源极 电路 芯片 有效降低电路 电路可靠性 字线控制 字线信号 输出端 输入端 | ||
1.一种减少电压差的存储器字线选择电路，其特征在于：包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。
2.根据权利要求1所述的一种减少电压差的存储器字线选择电路，其特征在于：所述字线控制输入端PVmid保持接地电压GND，所述字线控制输入端NVmid保持低位负电压Vnn_L。
3.根据权利要求2所述的一种减少电压差的存储器字线选择电路，其特征在于：所述MP0的源极和MP1的源极的控制电压为高电压HV或接地电压GND，所述MN0的源极和MN1的源极的控制电压为负电压Vnn或低位负电压Vnn_L。
4.根据权利要求1或3所述的一种减少电压差的存储器字线选择电路，其特征在于：所述MP0和MP2的开关状态相同，所述MN0和MN2的开关状态相同。
5.一种存储器芯片，其特征在于：包括有如权利要求1－4任一所述的一种减少电压差的存储器字线选择电路。
6.一种存储器，设置有至少一个存储器芯片，其特征在于：包括有如权利要求1－4任一所述的一种减少电压差的存储器字线选择电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥博雅半导体有限公司，未经合肥博雅半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201821978818.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种数字数据的体全息图压缩存储系统
- 下一篇：集成电路结构和存储器
