[实用新型]写数据采样信号时序监测电路和存储器

说明书

本实用新型提供一种写数据采样信号时序监测电路和存储器。监测电路包括：信号生成模块，用于生成并发送提前写数据采样信号和延时写数据采样信号；触发模块，连接数据信号端和信号生成模块，用于利用提前写数据采样信号和延时写数据采样信号触发所述数据信号，以进行采样；判断模块，连接触发模块，用于根据采样结果中包含的数据种类判断写数据采样信号时序是否符合要求，本实用新型监测电路能够准确的监控写入时写数据采样信号的时序，以便于处理器确定应当如何调整写数据采样信号的时序。

技术领域

本实用新型涉及存储器技术领域，具体而言，涉及一种写数据采样信号时序监测电路和存储器。

背景技术

随着存储器的飞速发展，为了提供性能更优的存储器，对于存储器内部时序控制的要求越来越高。

在双倍速率同步动态随机存储器(DDR SDRAM)的写入操作中，写数据采样信号(DQS信号)用来做写数据的时钟。写入操作时，DQS信号的边沿在时序上应当与数据信号(DQ信号)的中心处对齐(考虑到时序余量，也可能允许在中心处基本对齐)，如图1所示，以得到最稳定的建立和保持窗口。然而DQS信号和DQ信号在接口处可能具有不同的延迟，导致DQS信号的边沿没有对齐DQ信号的中心。因此，监测DQS信号时序是否满足对齐的要求十分有必要，有助于判断是否需要对DQS信号的时序进行调整和确定调整方式。

然而目前尚无准确且简单的监测方法，因此难以准确的对DQS信号进行调整。

实用新型内容

本实用新型的目的在于提供一种写数据采样信号时序监测电路和存储器，解决现有技术中存在的一种或多种问题。

根据本实用新型的一个方面，提供一种写数据采样信号时序监测电路，包括：

信号生成模块，包括若干输出端，用于生成并发送所述提前写数据采样信号和延时写数据采样信号；所述提前写数据采样信号的时序提前于所述写数据采样信号；所述延时写数据采样信号的时序滞后于所述写数据采样信号；且所述提前写数据采样信号和延时写数据采样信号之间的时间差不超过数据信号一个周期内的有效时间；

触发模块，连接数据信号端和所述信号生成模块的输出端，接收数据信号、所述提前写数据采样信号和延时写数据采样信号，用于利用所述提前写数据采样信号和延时写数据采样信号触发所述数据信号，以进行采样；

判断模块，连接所述触发模块，接收所述采样结果，用于根据所述采样结果中包含的数据种类判断所述写数据采样信号时序是否符合要求，若仅包含一种数据，判断所述写数据采样信号时序符合要求，否则，若包含两种数据，判断所述写数据采样信号时序不符合要求。

在本实用新型的一种示例性实施方式中，所述信号生成模块包括多个缓冲器，所述多个缓冲器连接写数据采样信号端，用于对所述写数据采样信号进行不同的延迟，以生成所述提前写数据采样信号和延时写数据采样信号。

在本实用新型的一种示例性实施方式中，所述触发模块包括多个触发器，所述多个触发器与所述信号生成模块的输出端一一对应连接。

在本实用新型的一种示例性实施方式中，所述判断模块包括比较器，用于确定所述采样结果中包含的数据种类。

在本实用新型的一种示例性实施方式中，监测电路还包括保存模块，连接所述判断模块，用于保存所述时序不符合要求的采样结果。

在本实用新型的一种示例性实施方式中，所述判断模块包括比较器和运算模块，所述比较器用于确定所述采样结果中包含的数据种类；所述运算模块用于计算保存的所述采样结果中两种数据种类的个数的差值绝对值，以通过所述保存模块用所述差值绝对值最小的所述采样结果覆盖其他所述采样结果。

在本实用新型的一种示例性实施方式中，所述判断模块还包括运算模块，用于计算两种数据种类的个数的差值绝对值，以通过所述保存模块用所述差值绝对值最小的所述采样结果覆盖其他所述采样结果。