[实用新型]基于申威411处理器和申威ICH套片的安全主控板

权利要求书

1.一种基于申威411处理器和申威ICH套片的安全主控板，其特征在于，包括申威411处理器、申威ICH套片、电源电路、可编程逻辑芯片、内存颗粒、显存颗粒、通用串行接口、逻辑可编程接口、硬盘接口以及固态硬盘；所述申威411处理器与申威ICH套片连接；所述申威ICH套片与可编程逻辑芯片连接；所述显存颗粒连接申威ICH套片；所述申威ICH套片连接通用串行接口、逻辑可编程接口、硬盘接口、固态硬盘；所述逻辑可编程接口连接JTAG烧写电路；所述电源电路的一端连接申威411处理器，另一端连接申威ICH套片；所述电源电路包括电流防倒灌电路；所述内存颗粒连接申威411处理器；所述申威411处理器反馈时钟给申威ICH套片；其中，所述申威ICH套片接出两路高速连接器、四路转换芯片、一路编码芯片；所述四路转换芯片对应与千兆网口、调试网口、调试串口、串口连接；所述编码芯片与视频接口连接；所述千兆网口连接静电防护电路。

2.根据权利要求1所述的基于申威411处理器和申威ICH套片的安全主控板，其特征在于，所述电流防倒灌电路包括电流采样电阻R1、控制模块KZ1、开关电路以及电源线防反接电路；所述开关电路包括三极管Q1；所述电源防反接电路包括二极管D1和二极管D2；所述控制模块KZ1并接在电流采样电阻R1两端；所述三极管Q1的栅极连接控制模块KZ1；所述电流采样电阻R1的一端连接三极管Q1的源极，另一端连接安全主控板；所述三极管Q1的漏极连接外部系统；所述二极管D1和二极管D2并联连接后的一端接所述外部系统，另一端接安全主控板。

3.根据权利要求1所述的基于申威411处理器和申威ICH套片的安全主控板，其特征在于，所述JTAG烧写电路包括JTAG插座、USB转JTAG插座、开关芯片、隔离芯片以及电平兼容转换电路；所述JTAG插座连接开关芯片的第一输入端，USB转JTAG插座连接开关芯片的第二输入端，所述开关芯片的输出端连接隔离芯片的一端，隔离芯片的另一端连接电平兼容转换电路，电平兼容转换电路连接安全主控板。

4.根据权利要求1至3之一所述的基于申威411处理器和申威ICH套片的安全主控板，其特征在于，所述静电防护电路包括空气放电管电路、抽头处理电路、隔离变压器U1、共模抑制电感L1、隔离变压器U2以及共模抑制电感L2；所述空气放电管电路包括二极管D3、二极管D4、二极管D5、二极管D6；所述抽头处理电路包括电容C1、电阻R2、电阻R3及电容C2；所述隔离变压器U1的第一初级接线端连接二极管D3的一端和网络信号发送端，所述隔离变压器U1的初级中心抽头与电阻R2、电容C1串接后接地，所述隔离变压器U1的第二初级接线端与二极管D4的一端和网络信号发送端连接，二极管D3的另一端与二极管D4的另一端连接后接地；所述隔离变压器U1的第一次级接线端连接共模抑制电感L1的第一输入端，所述隔离变压器U1的次级中心抽头与电阻R3、电容C2串接后接地，所述隔离变压器U1的第二次级接线端与共模抑制电感L1的第二输入端连接，所述共模抑制电感L1的第一输出端和第二输出端连接RJ45插座；所述隔离变压器U2的第一初级接线端与二极管D5的一端、网络信号发送端连接，所述隔离变压器U2的初级中心抽头连接所述隔离变压器U1的初级中心抽头，所述隔离变压器U2的第二初级接线端与二极管D6的一端和网络信号发送端连接，二极管D5的另一端与二极管D6的另一端连接后接地；所述隔离变压器U2的第一次级接线端连接共模抑制电感L2的第一输入端，所述隔离变压器U2的次级中心抽头连接所述隔离变压器U1的次级中心抽头，所述隔离变压器U2的第二次级接线端与共模抑制电感L2的第二输入端连接，所述共模抑制电感L2的第一输出端和第二输出端连接RJ45插座。