[实用新型]半导体器件

说明书

提供一种半导体器件，包括：衬底，一表面上具有结合垫；导电体，凸出于所述结合垫且与所述结合垫连接；及所述导电体顶面设有焊料层以及环绕所述焊料层的环形第一阻挡层，所述焊料层凸出于所述环形第一阻挡层。本实用新型通过在焊料的外表面包覆环状阻挡层，减少了回焊工艺中由于焊料会出现爬锡造成锡量不足而导致的不沾锡的缺陷或焊料量太多导致焊桥缺陷，从而提高产品的良率。

技术领域

本实用新型一般涉及半导体器件领域，且更具体地涉及一种半导体器件的封装结构。

背景技术

在制作晶片的过程中，会先在半导体晶片中的半导体基底的表面形成集成电路元件(例如晶体管)。之后，在集成电路元件上形成内连线结构(interconnect structure)。在半导体晶片的表面上形成导电元件，且这些导电元件电性耦接至集成电路元件。将半导体晶片切割成多个半导体芯片，也就是俗称的裸片(dies)。

在半导体芯片的封装工艺中，半导体芯片时常使用倒装芯片接合与封装基板相连。焊料用以使半导体芯片中的导电元件连结至封装基底中的结合垫(bond pads)。在接合两个半导体芯片(或是一个半导体芯片与一个封装基底)时，可以将焊料预先形成在前述两个半导体芯片其中之一的导电元件/结合垫上、或者是同时形成在前述两个半导体芯片的导电元件/结合垫上。之后，进行一回焊(re-flow)工艺以使焊料连接半导体芯片。在回焊工艺中，焊料会出现爬锡(solder creeping)现象，造成锡量不足导致不沾锡(non-wetting)的问题或焊料量太多导致焊桥问题，从而影响产品的良率.

实用新型内容

为了克服上述缺陷，本实用新型提供一种半导体器件及其形成方法。

本实用新型一方面提供一种半导体器件，包括：衬底，一表面上具有结合垫；导电体，凸出于所述结合垫且与所述结合垫连接；及所述导电体顶面设有焊料层以及环绕所述焊料层的第一阻挡层，所述焊料层凸出于所述第一阻挡层。

根据本实用新型的一实施方式，所述焊料层的凸出高度大于等于所述第一阻挡层高度的10％。

根据本实用新型的另一实施方式，所述导电体和所述结合垫通过凸块下金属化层连接。

根据本实用新型的另一实施方式，所述凸块下金属化层呈U型包覆所述导电体并露出所述导电体的顶面。

根据本实用新型的另一实施方式，所述凸块下金属化层与所述第一阻挡层接触连接。

根据本实用新型的另一实施方式，所述导电体和所述焊料层之间还包括第二阻挡层，所述第二阻挡层覆盖所述导电体顶面并与所述第一阻挡层接触连接。

根据本实用新型的另一实施方式，所述导电体包括铜、钨、金中的一种或多种。

根据本实用新型的另一实施方式，所述第一阻挡层包括Ni。

根据本实用新型的另一实施方式，所述第二阻挡层包括Ti、Ta、TiW、Al、Cr、NiCr中的一种或多种。

本实用新型通过在焊料的外表面包覆环状阻挡层，减少了回焊工艺中由于焊料会出现爬锡造成锡量不足而导致的不沾锡的缺陷或焊料量太多导致焊桥缺陷，从而提高产品的良率。

附图说明

通过参照附图详细描述其示例实施方式，本实用新型的上述和其它特征及优点将变得更加明显。

图1是本实用新型一实施例的半导体器件的示意图。

图2是本实用新型另一实施例的半导体器件的示意图。

图3A-3G是本实用新型又一实施例的半导体器件的形成流程图。

图4是现有技术的半导体器件的示意图。

其中，附图标记说明如下：