[实用新型]不受温度电压影响的固定延迟电路有效
| 申请号： | 201822032119.3 | 申请日： | 2018-12-05 |
| 公开（公告）号： | CN209248374U | 公开（公告）日： | 2019-08-13 |
| 发明（设计）人： | 刘伟康;林家妤 | 申请（专利权）人： | 北京矽成半导体有限公司 |
| 主分类号： | G05F1/567 | 分类号： | G05F1/567 |
| 代理公司： | 厦门市新华专利商标代理有限公司 35203 | 代理人： | 朱凌 |
| 地址： | 100176 北京市大兴区经济*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 反相器 延迟单元 固定延迟电路 本实用新型 电流源电路 电路结构 温度电压 电流源 电阻 延迟 电源电压变化 环境温度变化 恒定 饱和状态 补偿电源 电路使用 电压变化 电源电压 接入控制 充放电 上端 两组 下端 参考 | ||
1.一种不受温度电压影响的固定延迟电路，其特征在于：包括电流源和反相器延迟单元，
所述反相器延迟单元包括至少两个NMOS管M5,M6、至少两个PMOS管M7,M8，其中，电源VDD先输入到PMOS管M8的源极，按照PMOS管M8、PMOS管M7、NMOS管M6、NMOS管M5的顺序，相邻同种晶体管的漏极与源极串在一起，最后经NMOS管M5的源极接地，其中，PMOS管M8的栅极相接于导线PBIAS，PMOS管M7的栅极和NMOS管M6的栅极相接作为输入A，PMOS管M7的漏极和NMOS管M6的漏极同时相接于输出Y，NMOS管M5的栅极相接于导线NBIAS；
所述电流源的电路结构包括至少两个NMOS管M1,M2、至少两个PMOS管M3,M4、以及电阻RS；其中，电源VDD先输入到PMOS管M3,M4的源极，PMOS管M3,M4的栅极和M4的漏极电性相接在一起作为PBIAS输出，PMOS管M3,M4的漏极分别相接于NMOS管M1,M2的漏极，NMOS管M1和M2的栅极与M1的漏极电性相接在一起作为NBIAS输出，NMOS管M1的源极直接接地，NMOS管M2的源极相接于电阻RS，然后电阻RS的另一端接地；
电流源中的输出PBIAS和NBIAS分别用于连接反相器延迟单元中PMOS管M8栅极导线PBIAS和NMOS管M5导线NBIAS。
2.根据权利要求1所述的不受温度电压影响的固定延迟电路，其特征在于：所述电流源的电路结构中，电源VDD有一个节点电性连接于PMOS管M3的源极，PMOS管M3的漏极相接于NMOS管M1的漏极，由NMOS管M1的源极接地；此外，电源VDD还有另一个节点电性连接于PMOS管M4的源极，PMOS管M4的漏极相接于NMOS管M2的漏极，NMOS管M2的源极先接电阻RS，然后电阻RS的另一端接地；PMOS管M3和M4的栅极和M4的漏极相连为反相器延迟单元提供PBIAS电压，NMOS管M1和M2的栅极和M1的漏极相连为反相器延迟单元提供NBIAS电压。
3.根据权利要求1所述的不受温度电压影响的固定延迟电路，其特征在于：所述反相器延迟单元有多级，多级反相器延迟单元通过输入A和输出Y串联。
4.根据权利要求1所述的不受温度电压影响的固定延迟电路，其特征在于：所述PMOS管是指P沟道MOS晶体管，NMOS管是指N沟道MOS晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京矽成半导体有限公司，未经北京矽成半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822032119.3/1.html，转载请声明来源钻瓜专利网。
