[实用新型]一种超低功耗半导体功率器件

说明书

本实用新型公开了一种只需要一步多晶硅淀积的超低功耗半导体功率器件，包括：半导体基板，半导体基板上开设有单胞沟槽，单胞沟槽的下部设有第一介质层，单胞沟槽上部的侧壁上设有栅极氧化层，栅极氧化层的两侧设有多晶硅层，第一导电类型外延层在单胞沟槽的上部外侧由下而上依次设有第二导电类型注入层和第一导电类型注入层；在单胞沟槽内的两个多晶硅层之间设有高出第一主面的第二介质层；在所述单胞沟槽的中部开设有贯穿第二介质层的中心引出孔，第二介质层在单胞沟槽的上部外侧开设有外部引出孔；中心引出孔中、外部引出孔中、以及第二介质层的表面上设置有相互连通的源极金属层。本实用新型所述的超低功耗半导体功率器件的用途十分广泛。

技术领域

本实用新型涉及到一种半导体功率器件，尤其涉及到一种超低功耗半导体功率器件。

背景技术

沟槽功率器件具有高集成度、导通电阻低、开关速度快、开关损耗小，广泛应用于各类电源管理及开关转换。随着国家对节能减排越来越重视，对功率器件的损耗及转换效率要求越来越高，导通损耗主要受导通电阻大小的影响；其中，特征导通电阻越小，导通损耗越小；开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，从而能更高效地使用能源，减少更多被消耗的电能。

降低导通电阻通常有两种方法：一是通过提高单胞密度，增加单胞的总有效宽度，从而达到降低特征导通电阻的目的。但单胞密度提高后，相应的栅电荷也会增加，不能既降低导通电阻又同时降低栅电荷；二是通过提高外延片掺杂浓度、减小外延层厚度来实现，但该方法会降低源漏击穿电压，因此单纯依靠降低掺杂浓度/减小外延层厚度，受击穿电压限制。

目前的一种既能降低RDSON又能减少栅极电荷的功率器件，沟槽型双层栅功率场效应管(Split Gate MOSFET)，如专利号为201110241526.5的中国专利中所记载，主要是通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压。因此，在相同击穿电压的要求下，可以通过增大硅外延层的掺杂浓度来降低功率器件的导通电阻，从而降低工作时的导通功耗。同时该器件结构还能减少栅极电荷，从而降低开关损耗。但是，由于在器件结构中引入了屏蔽栅的场板结构，在实际制备过程中存在如下问题：

1、其栅极氧化层直接热氧化生长在多晶硅表面上，而多晶硅因杂质含量高，晶体结构为多晶体，在其表面上生长的栅极氧化层粗糙度高，介电常数、击穿场强、界面态密度相比传统在单晶硅上热生长的栅氧层都严重下降，导致可靠性降低。

2.栅极氧化层在多晶硅上生长的形貌难以控制，导致后续多晶硅的淀积产生空洞，影响器件的生产良率及可靠性。

3.现有器件结构包含两步多晶硅淀积和刻蚀，工艺步骤繁琐，且第一步多晶硅的引入会对第二步多晶硅的刻蚀造成影响，导致第二步多晶硅刻蚀对工艺窗口要求较高，存在多晶硅残留的风险，进一步降低产品良率及可靠性。工艺复杂、成本较高、可靠性的提升受限。

实用新型内容

本实用新型所要解决的技术问题是：提供一种只需一步多晶硅淀积的超低功耗半导体功率器件。