[实用新型]一种非易失性存储器数据保护装置

说明书

本实用新型公开了一种非易失性存储器数据保护装置，包括处理器、非易失性存储器和现场可编程门阵列FPGA，所述FPGA包括处理器接口电路、非易失性存储器数据保护电路和非易失性存储器接口电路；所述处理器接口电路输入端连接处理器，接收处理器发出的写命令和受保护数据，处理器接口电路的输出端连接非易失性存储器数据保护电路输入端，非易失性存储器数据保护电路输出端连接非易失性存储器接口电路输入端，非易失性存储器接口电路输出端连接非易失性存储器，现场可编程门阵列FPGA用于实现非易失性存储器数据保护指令组和指令发送顺序，能够在一个处理器写周期完成，相对软件编程实现方式提高20倍；使用方便，数据保护无需专门软件编程。

技术领域

本实用新型涉及数据存储保护技术领域，尤其涉及一种非易失性存储器数据保护装置。

背景技术

嵌入式系统广泛用于军事、工业控制等环境条件恶劣的领域，在嵌入式系统中，有很多数据存储在非易失性存储器中，如果不对数据进行有效的保护，会导致意外的损坏数据，例如外部的干扰、设备加电关电期间电源不稳定等，会导致嵌入式系统失效，最终导致产品失效。

目前通常采用的数据保护方式是利用非易失性存储器芯片提供的数据保护功能，利用软件编程，采用多个读写周期实现，如器件FM22L16就需要21个读写周期。该方式存在效率低下的缺点，其真正有效的处理器写入数据的周期只有1个写周期，这个写周期前的10个处理器的读写周期，用于取消芯片的写保护能力，在这个写周期后的10个处理器的读写周期，用于重新激活芯片的写保护能力，整个写操作只有不到5%的指令效率。同时也存在对软件编程人员要求高的缺点，软件编程人员需要了解硬件知识，例如对器件FM22L16需要了解激活写保护和取消写保护的指令组，共20条指令。

实用新型内容

为了解决上述问题，本实用新型提出一种非易失性存储器数据保护装置写数据效率高，使用方便。

一种非易失性存储器数据保护装置，包括处理器、非易失性存储器和现场可编程门阵列FPGA，所述FPGA包括处理器接口电路、非易失性存储器数据保护电路和非易失性存储器接口电路；所述处理器接口电路输入端连接处理器，接收处理器发出的写命令和受保护数据，处理器接口电路的输出端连接非易失性存储器数据保护电路输入端，非易失性存储器数据保护电路输出端连接非易失性存储器接口电路输入端，非易失性存储器接口电路输出端连接非易失性存储器，现场可编程门阵列FPGA用于实现非易失性存储器数据保护指令组和指令发送顺序。

进一步的，所述现场可编程门阵列FPGA还包括写同步电路，写同步电路输入端处理器接口电路，输出端连接非易失性存储器数据保护电路，用于检验写命令。

本实用新型的有益效果在于：写数据效率高，一个处理器写周期完成，相对软件编程实现方式提高20倍；使用方便，数据保护无需专门软件编程，所有涉及数据保护的指令组均由FPGA硬件实现，其处理器上数据保护软件与非数据保护软件一致。

附图说明

图1是非易失性存储器数据保护装置组成示意图；

图2是FPGA内部电路结构图。

具体实施方式

为了使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施例对本实用新型作进一步的详细说明。

如图1、图2所示，一种非易失性存储器数据保护装置，包括处理器1、现场可编程门阵列FPGA2、非易失性存储器3和印制板4，所述FPGA2包括处理器接口电路5、非易失性存储器数据保护电路7和非易失性存储器接口电路8；处理器接口电路5输出端连接非易失性存储器数据保护电路7输入端，非易失性存储器数据保护电路7输出端连接非易失性存储器接口电路8输入端，非易失性存储器接口电路8输出端连接非易失性存储器3，现场可编程门阵列FPGA用于实现非易失性存储器数据保护指令组和指令发送顺序。