[实用新型]一种优化菊花链拓扑的DDR模块信号质量的PCB结构

说明书

本实用新型公开了一种优化菊花链拓扑的DDR模块信号质量的PCB结构，包括主芯片控制器、走线、若干颗粒负载，主芯片控制器通过走线分别与若干颗粒负载连接，走线包括走线阻抗R0，走线上还设置有端接电阻R,且端接电阻R的阻值小于走线阻抗R0的阻值。本实用新型通过在不同数量颗粒负载的情况下采用不同的端接电阻，对目前高速率多负载的DDR模块的信号质量有明显的优化，能够提高第一个颗粒负载的信号质量，本实用新型设置端接电阻小于走线阻抗，结构简单，成本低，具有非常好的通用性。

技术领域

本实用新型涉及电路板技术领域，具体的说，是涉及一种优化菊花链拓扑的DDR模块信号质量的PCB结构。

背景技术

印制电路板（Printed Circuit Board，PCB板）又称印刷电路板、印刷线路板，是电子产品的物理支撑以及信号传输的重要组成部分。PCB板中的走线起到连接不同芯片引脚的作用。在应用比较广泛的DDR（Double Data Rate）颗粒设计中，我们常见的是有两种不同的拓扑，菊花链拓扑（也称为fly-by拓扑）和等臂分支拓扑。

其中fly-by拓扑对于高速率（例如DDR4）、多颗粒负载的情况下非常有优势。例如主芯片控制器带5个颗粒负载的fly-by拓扑，这种fly-by的拓扑通常都需要使用端接电阻R去接到VTT的电压（VTT电压为DDR颗粒供电电压的一半），这样可以缓解该拓扑的反射，提高信号质量。

在速率比较高，而且颗粒比较多的情况下，采用这种fly-by拓扑的信号质量也会随之变差，尤其是最靠近控制器的第一个颗粒会是所有颗粒中最差的，因为它收到了后面颗粒的来回反射导致的。在速率变高，颗粒数量变多的情况下，第一个颗粒的信号质量越来越难保证。

如何能够在原有拓扑不增加任何器件和设计难度以及加工成本的情况下，提高第一个颗粒的信号质量成为在目前高速率多负载DDR模块设计中继续解决的问题。

上述缺陷，值得改进。

发明内容

为了克服现有的技术的不足，本实用新型提供一种优化菊花链拓扑的DDR模块信号质量的PCB结构。

本实用新型技术方案如下所述：

一种优化菊花链拓扑的DDR模块信号质量的PCB结构，包括主芯片控制器、走线、若干颗粒负载，所述主芯片控制器通过所述走线分别与若干所述颗粒负载连接，所述走线包括走线阻抗R0，所述走线上还设置有端接电阻R,且所述端接电阻R的阻值小于所述走线阻抗R0的阻值。

进一步的，所述颗粒负载的数量为N时，所述端接电阻R的阻值为：R=R0-(N-1)*2。

进一步的，所述颗粒负载的数量为5，所述端接电阻R的阻值比所述走线阻抗R0的阻值小8欧姆。

进一步的，所述走线阻抗R0的阻值为50欧姆，所述端接电阻R的阻值为42欧姆。

进一步的，所述颗粒负载的数量为9，所述端接电阻R的阻值比所述走线阻抗R0的阻值小16欧姆。

进一步的，所述走线阻抗R0的阻值为50欧姆，所述端接电阻R的阻值为34欧姆。

根据上述方案的本实用新型，其有益效果在于，本实用新型通过在不同数量颗粒负载的情况下采用不同的端接电阻，对目前高速率多负载的DDR模块的信号质量有明显的优化，能够提高第一个颗粒负载的信号质量，本实用新型设置端接电阻小于走线阻抗，结构简单，成本低，具有非常好的通用性。

附图说明

图1为本实用新型的结构示意图。

图2为本实用新型某一具体实施例的仿真验证结果比较示意图。

图3为本实用新型另一具体实施例的仿真验证结果比较示意图。