[实用新型]低漏电高可靠性的夹层隔离阱

说明书

本实用新型提供了一种低漏电高可靠性的夹层隔离阱，包括衬底和设置在衬底上的第一隐埋层及第二隐埋层，第二隐埋层环绕第一隐埋层设置，第一隐埋层上设置有第一阱区和横向隔离阱区，横向隔离阱区包括第一夹层阱、第二夹层阱和第三夹层阱，第一夹层阱环绕第一阱区设置，第二夹层阱环绕第一夹层阱设置，第三夹层阱环绕第二夹层阱设置，第二隐埋层上设置有环绕第三夹层阱的第二阱区，横向隔离阱区的三层同电位设置；其中衬底、第二隐埋层、第一阱区、第二夹层阱和第二阱区分别为第二导电类型的半导体材料，第一隐埋层、第一夹层阱和第三夹层阱分别为第一导电类型的半导体材料。该实用新型具有设计科学、实用性强、反向漏电低、可靠性高的优点。

技术领域

本实用新型涉及半导体领域，具体的说，涉及了一种低漏电高可靠性的夹层隔离阱。

背景技术

目前集成电路工艺平台上常规的PN结反偏阱隔离结构如图1所示，包括第二导电类型的衬底101，在第二导电类型的衬底101上形成第一导电类型的隐埋层103，在隐埋层103上面形成第二导电类型的阱区域106，在第二导电类型的阱区域106的外围形成第一导电类型的阱区域107，第一导电类型的阱区107底部与下方隐埋层103相连接组成第一导电类型的密闭隔离区域；在第一导电类型的隐埋层103外围形成第二导电类型的隐埋层102，在第一导电类型的阱区107外围形成第二导电类型的阱区104，第二导电类型的阱区104底部与第二导电类型的隐埋层102相连接。第二导电类型的阱区106与外围第二导电类型的阱区104、隐埋层102及衬底101之间形成了PN结反偏隔离结构，第二导电类型的阱区106可以获得独立电位；阱区106中通常会集成功率元器件或功能电路。然而，常规PN结反偏隔离结构的设计容易形成寄生双极结型晶体管(BJT)，即阱区106、隐埋层103及衬底101构成了一个纵向的PNP，阱区106、阱区107及阱区104构成了一个横向的PNP。当阱区107为最高电位时，隔离结构处在PN结反偏状态，反向漏电很低，而当阱区106遇到高电压导致阱区106与阱区107发生正偏，则横向的PNP被触发处于放大偏置状态；同时阱区106与隐埋层103发生正偏，纵向PNP被触发处于放大偏置。阱区106内的功能电路等将发生电流泄露，比如会大大降低升压转换器电路的效率，限制了升压转换器电路，而且电流泄漏增加了latch up(Latchup是指cmos晶片中，在电源VDD和地线GND之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路)的风险，降低了芯片的可靠性。实际中由于第一导电类型的隐埋层103的浓度远高于第一导电类型的阱区107，纵向PNP的电流远低于横向PNP的电流。解决横向PNP的泄漏电流能有效提升电路的效率，提高电路的可靠性。

为了解决以上存在的问题，人们一直在寻求一种理想的技术解决方案。

发明内容

本实用新型的目的是针对现有技术的不足，从而提供一种设计科学、实用性强、反向漏电低、可靠性高的低漏电高可靠性的夹层隔离阱。

为了实现上述目的，本实用新型所采用的技术方案是：一种低漏电高可靠性的夹层隔离阱，包括衬底和分别设置在所述衬底上的第一隐埋层及第二隐埋层，所述第二隐埋层环绕所述第一隐埋层设置，所述第一隐埋层上分别设置有第一阱区和横向隔离阱区，所述横向隔离阱区包括第一夹层阱、第二夹层阱和第三夹层阱，所述第一夹层阱环绕所述第一阱区设置，所述第二夹层阱环绕所述第一夹层阱设置，所述第三夹层阱环绕所述第二夹层阱设置，所述第二隐埋层上设置有第二阱区，所述第二阱区环绕所述第三夹层阱设置，所述第一夹层阱、所述第二夹层阱和所述第三夹层阱分别同电位设置；其中所述衬底、所述第二隐埋层、所述第一阱区、所述第二夹层阱和所述第二阱区分别为第二导电类型的半导体材料，所述第一隐埋层、所述第一夹层阱和所述第三夹层阱分别为第一导电类型的半导体材料。

基于上述，所述第一夹层阱的顶部、所述第二夹层阱的顶部和所述第三夹层阱的顶部分别设置有金属引线柱，各金属引线柱相互电性连接。

基于上述，所述第一阱区上设置有用于放置功能电路的容置槽。